Universidad de San Carlos de Guatemala Facultad de Ingeniera Escuela de Ingeniera Mecnica Elctrica

PRCTICAS DE LABORATORIO DE ELECTRNICA DIGITAL

Niels Allan Gmez Aliado

Asesorado por el Ing. Julio Csar Solares Peate

Guatemala, enero de 2008

UNIVERSIDAD DE SAN CARLOS DE GUATEMALA

FACULTAD DE INGENIERA

PRCTICAS DE LABORATORIO DE ELECTRNICA DIGITAL

TRABAJO DE GRADUACIN

PRESENTADO A LA JUNTA DIRECTIVA DE LA FACULTAD DE INGENIERA POR:

NIELS ALLAN GMEZ ALIADO ASESORADO POR EL ING. JULIO CSAR SOLARES PEATE AL CONFERRSELE EL TTULO DE

INGENIERO ELECTRNICO

GUATEMALA, ENERO DE 2008

UNIVERSIDAD DE SAN CARLOS DE GUATEMALA FACULTAD DE INGENIERA

NMINA DE LA JUNTA DIRECTIVA

DECANO VOCAL I VOCAL II VOCAL III VOCAL IV SECRETARIA

Ing. Inga. Inga. Ing. Br. Inga.

Murphy Olympo Paiz Recinos Glenda Patricia Garcia Soria Alba Maritza Guerrero de Lpez Miguel ngel Dvila Caldern Kenneth Issur Estrada Ruz Marcia Ivnne Vliz Vargas

TRIBUNAL QUE PRACTIC EL EXAMEN GENERAL PRIVADO

DECANO EXAMINADOR EXAMINADOR EXAMINADOR SECRETARIA

Ing. Ing. Ing. Ing. Inga.

Murphy Olympo Paiz Recinos Enrque Edmundo Ruiz Carballo Byron Idilio Arrivillaga Mndez Julio Rolando Barrios Archila Marcia Ivnne Vliz Vargas

HONORABLE TRIBUNAL EXAMINADOR

Cumpliendo con los preceptos que establece la ley de la Universidad de San Carlos de Guatemala, presento a su consideracin mi trabajo de graduacin titulado:

PRCTICAS DE LABORATORIO DE ELECTRNICA DIGITAL,

tema

que me fuera asignado por la Direccin de la Escuela de Ingeniera

Mecnica Elctrica, con fecha 13 de octubre de 2006.

Niels Allan Gmez Aliado

ACTO QUE DEDICO A:

DIOS

Gracias por iluminarme, acompaarme y darme la gua espiritual, para lograr llegar a este da de triunfo.

MIS PADRES

Marta Aliado Yantuche y Ren Francisco Gmez Morales, por todo el amor y apoyo incondicional que me han dado durante toda la vida. Mi gratitud eterna.

MIS HERMANOS

Lindsay, Sidney y Halvin, por su tolerancia y ayuda, gracias totales.

MIS ABUELOS

Bernarda Yantuche Lpez y Eduardo Francisco Gmez Ramrez, por todo su amor, apoyo y sobre todo su ejemplo.

MI NOVIA

Sara Aldana, por su cario, comprensin y colaboracin que me ha brindado.

MIS AMIGOS

Elmer Mndez, Lus Yoc, Jaime Batres y en especial a Edwin Marroqun, por su valiosa colaboracin y ayuda.

NDICE GENERAL

NDICE DE ILUSTRACIONES LISTA DE SMBOLOS GLOSARIO RESUMEN OBJETIVOS INTRODUCCIN

XV XXIII XXV XXVII XXIX XXXI

1. PRCTICA NM.1, MONTAJE Y COMPROBACIN DE PUERTAS LGICAS 1.1. Electrnica digital 1 1 1 1 2 2 3 3 4 4 5 5 5 6 7 7 7 7 8

1.1.1. Sistemas analgicos 1.1.2. Sistemas digitales 1.2. Circuitos lgicos digitales

1.2.1. Caracterstica bsicas 1.3. La familia TTL

1.3.1. Caractersticas 1.3.2. Anlisis circuital de la compuerta TTL NAND 1.3.2.1. 1.3.2.2. 1.4. Operacin en estado bajo Operacin en estado alto

La familia CMOS

1.4.1. Caractersticas 1.4.2. Anlisis circuital de la compuerta CMOS NAND 1.4.2.1. 1.4.2.2. 1.5. Operacin en estado bajo Operacin en estado alto

Compuertas lgicas bsica de dos entradas

1.5.1. Compuerta AND 1.5.2. Compuerta OR

I

1.5.3. Compuerta NOT 1.6. Sistema de numeracin

8 9 9 10 10 12 12 12 13 13 14 14 15 15 15 15 16 17 18 18 18 19 19 19 20 21 22 22 23

1.6.1 Sistema decimal 1.6.2 Sistema binario 1.6.3 Sistema hexadecimal 1.7. Conversin de sistemas de numeracin

1.7.1 De binario a decimal 1.7.2 De hexadecimal a decimal 1.7.3 De decimal a binario 1.7.4 De decimal a hexadecimal 1.7.5 De binario a hexadecimal 1.7.6 De hexadecimal a binario 1.8. Cdigos binarios

1.8.1 Cdigo binario directo 1.8.2 Cdigo BCD 1.8.3 Cdigo Gray 1.9. Cdigos alfanumricos

1.9.1 Cdigo ASCII 1.10. Circuitos integrados digitales bipolares y unipolares 1.10.1 C.I. Digitales bipolares 1.10.2 C.I. Digitales unipolares 1.11. Operacin bsica de los circuitos TTL 1.11.1 Configuracin tipo ttem 1.11.2 Configuracin tipo colector abierto 1.11.3 Configuracin tres estados 1.12. Operacin bsica de los circuitos CMOS 1.13. Esquemas de circuitos lgicos 1.14. Precauciones sobre seguridad contra cargas estticas 1.15. Precauciones respecto a la polarizacin de los C.I.

II

1.16. Identificacin de terminales del C.I. segn cdigo haciendo uso del manual de semiconductores 1.16.1 Descripcin 1.16.2 Proceso de ejecucin 1.17. Armar circuito y verificar funcionamiento de compuerta NOT 1.17.1 Descripcin 1.17.2 Proceso de ejecucin 1.18. Armar circuito y verificar funcionamiento de compuerta AND 1.18.1 Descripcin 1.18.2 Proceso de ejecucin 1.19. Armar circuito y verificar funcionamiento de compuerta OR 1.19.1 Descripcin 1.19.2 Proceso de ejecucin 1.20. Armar circuito y verificar funcionamiento de compuertas NAND Y NOR 1.20.1 Descripcin 1.20.2 Proceso de ejecucin 1.21. Armar circuito y verificar funcionamiento de compuertas OR-EX y NOR-EX 1.21.1 Descripcin 1.21.2 Proceso de ejecucin 35 35 35 30 30 31 29 29 29 27 27 28 26 26 26 23 23 24

2

PRCTICA NM.2, MONTAJE Y COMPROBACIN DE CIRCUITOS COMBINACIONALES 2.1. Operar entrenador digital modular 39 39

III

2.1.1. Descripcin 2.1.2. Proceso de ejecucin 2.2. Montar circuitos combinacionales de funciones booleanas

39 40 41 41 41 43 43 43 44 44 45

2.2.1. Descripcin 2.2.2. Proceso de ejecucin 2.3. Montar circuitos combinacionales de funciones minimizadas

2.3.1. Descripcin 2.3.2. Proceso de ejecucin 2.4. Montar circuito sumador medio y completo

2.4.1. Descripcin 2.4.2. Proceso de ejecucin

3. PRCTICA NM.3, MONTAJE Y COMPROBACIN DE CIRCUITOS MULTIPLEXORES Y DEMULTIPLEXORES 3.1. Montar circuito con C.I. multiplexor 49 49 49 49 51 51 52

3.1.1. Descripcin 3.1.2. Proceso de ejecucin 3.2. Montar circuito con C.I. demultiplexor

3.2.1. Descripcin 3.2.2. Proceso de ejecucin

4. PRCTICA NM.4, MONTAJE Y COMPROBACIN DE CIRCUITOS CODIFICADORES Y DECODIFICADORES 4.1. Montar circuito con C.I. codificador de prioridad 55 55 55 55 57

4.1.1. Descripcin 4.1.2. Proceso de ejecucin 4.2. Montar circuito con C.I. codificador sin prioridad

IV

4.2.1. Descripcin 4.2.2. Proceso de ejecucin 4.3. Montar circuito con C.I. decodificador 3 a 8

57 58 60 60 60 62 62 62

4.3.1. Descripcin 4.3.2. Proceso de ejecucin 4.4. Montar circuito con C.I. decodificador BCD decimal

4.4.1. Descripcin 4.4.2. Proceso de ejecucin 4.5. Montar circuito con C.I. decodificador excitador BCD a 7 segmentos 4.5.1. Descripcin 4.5.2. Proceso de operacin 4.6. Display de siete segmentos

64 64 65 67 67 68

4.6.1. Display de siete segmentos nodo comn 4.6.2. Display de siete segmentos ctodo comn

5. PRCTICA NM.5, MONTAJE Y COMPROBACIN DE CIRCUITOS CON FLIP-FLOP ASNCRONOS 5.1. Armar circuito flip flop con compuerta NAND 69 69 69 69 71 71 71 72 73 73 73

5.1.1. Descripcin 5.1.2. Proceso de operacin 5.2. Armar circuito flip flop con compuerta NOR

5.2.1. Descripcin 5.2.2. Proceso de operacin 5.3. Entradas asncronas y sncronas

5.3.1. Operacin asncrona 5.3.1.1. Entrada asncronas

5.3.2. Operacin sncrona

V

5.3.2.1.

Entrada sncronas

74 74

5.3.3. Seal de reloj

6. PRCTICA NM.6, MONTAJE Y COMPROBACIN DE CIRCUITOS CON FLIP-FLOP SINCRONOS 6.1. Armar circuito flip flop SR con reloj 77 77 77 77 79 79 80 82 82 82 85 85 85

6.1.1. Descripcin 6.1.2. Proceso de operacin 6.2. Armar circuito flip flop JK y T

6.2.1. Descripcin 6.2.2. Proceso de operacin 6.3. Armar circuito flip flop D

6.3.1. Descripcin 6.3.2. Proceso de operacin 6.4 Seales de salida del detector de flancos 6.4.1 Transicin de pendiente positiva (TPP) 6.4.2 Transicin de pendiente negativa (TPN)

7. PRCTICA NM.7, MONTAJE Y VERIFICACIN DE CIRCUITOS CON REGISTROS DE DESPLAZAMIENTO 7.1. Armar circuito de transferencia paralela 87 87 87 87 89 89 90 92 92

7.1.1. Descripcin 7.1.2. Proceso de operacin 7.2. Armar circuito de desplazamiento a la izquierda

7.2.1. Descripcin 7.2.2. Proceso de operacin 7.3. Armar circuito contador de anillo y Johnson

7.3.1. Descripcin

VI

7.3.2. Proceso de operacin 7.4 Armar circuito con registro de desplazamiento universal 7.4.1 Descripcin 7.4.2 Proceso de operacin

92 95 95 95

8. PRCTICA NM.8, MONTAJE Y COMPROBACIN DE CIRCUITOS CONTADORES ASNCRONOS 8.1. Armar circuito contador asncrono ascendente 99 99 99 99 101 101 101 103 103 103

8.1.1. Descripcin 8.1.2. Proceso de operacin 8.2. Armar circuito contador asncrono descendente

8.2.1. Descripcin 8.2.2. Proceso de operacin 8.3. Armar circuito contador asncrono mdulo N

8.3.1. Descripcin 8.3.2. Proceso de operacin

9. PRCTICA NM.9, MONTAJE Y COMPROBACIN DE CIRCUITOS CONTADORES SINCRONOS 9.1. Armar circuito contador sncrono binario 107 107 107 107 110 110 110 113 113

9.1.1. Descripcin 9.1.2. Proceso de operacin 9.2. Armar circuito contador sncrono de mdulo N

9.2.1. Descripcin 9.2.2. Proceso de operacin 9.3. Armar circuito contador de dcada BCD

9.3.1. Descripcin

VII

9.3.2. Proceso de operacin

114

10. PRCTICA NM.10, MONTAJE Y COMPROBACIN DE CIRCUITOS CON MEMORIA RAM 10.1. Memorias 10.2. Trminos empleados en memorias 10.2.1. Celda de memoria 10.2.2. Palabra de memoria 10.2.3. Byte 10.2.4. Kilo 10.2.5. Densidad 10.2.6. Direccin 10.2.7. Lectura 10.2.8. Escritura 10.2.9. Tiempo de acceso 10.3. Tipos de memorias 10.3.1. Memoria voltil 10.3.2. Memoria no voltil 10.3.3. Memoria de acceso aleatorio RAM 10.3.4. Memoria de acceso secuencia SAM 10.3.5. Memoria de lectura y escritura RWM 10.3.6. Memoria solo de lectura ROM 10.3.7. Memoria esttica 10.3.8. Memoria dinmica 10.3.9. Memoria interna 10.3.10. Memoria secundaria 10.4. Memoria RAM 10.4.1. Tipos de memoria RAM 117 117 118 118 118 118 119 119 119 120 120 120 120 121 121 121 121 122 122 122 122 123 123 123 124

VIII

10.4.1.1. RAM esttica SRAM 10.4.1.2. RAM dinmica DRAM 10.4.2. Caractersticas 10.4.3. Principio de funcionamiento 10.4.4. Operacin de lectura 10.4.5. Operacin de escritura 10.4.6. Seleccin de C.I. 10.4.7. Terminales comunes de entrada/salida 10.5. Estructura y funcionamiento de la RAM dinmica 10.6. Identificar pines de C.I. de memoria RAM y armar circuito 10.6.1. Descripcin 10.6.2. Proceso de ejecucin 10.7. Recomendaciones sobre el uso correcto de memorias

124 124 124 125 126 127 127 128 128 131 131 132 133

11. PRCTICA NM.11, MONTAJE Y COMPROBACIN DE CIRCUITOS CON MEMORIA ROM 11.1. Memorias ROM 11.2. Tipos de memorias ROM 11.2.1 Memoria MROM 11.2.2. Memoria PROM 11.2.3. Memoria EPROM 11.2.4. Memoria EEPROM 11.2.5. Memorias instantneas 11.3. Caractersticas 11.4. Principios de funcionamiento 11.4.1. Diagrama de bloque de una memoria ROM 11.4.2. Operacin lectura 11.5. Programacin de una ROM de mascarilla 137 137 137 137 138 139 139 139 140 140 141 142 143

IX

11.6. Identificar pines de C.I. de memoria ROM y armar circuito 11.6.1. Descripcin 11.6.2. Proceso de ejecucin

146 146 146

12. PRCTICA NM.12, MONTAJE Y COMPROBACIN DE CIRCUITOS CONVERTIDORES DIGITAL-ANALGICO D/A 12.1. Identificacin de pines de C.I. de convertidor digital analgico y armar circuito 12.1.1 Descripcin 12.1.2 Proceso de ejecucin 149 149 149 149

13. PRCTICA NM.13, MONTAJE Y COMPROBACIN DE CIRCUITOS CONVERTIDORES ANALGICO-DIGITAL A/D 13.1. Identificar pines de C.I. de convertidor analgico-digital y armar circuito 13.1.1 Descripcin 13.1.2 Proceso de ejecucin 13.2. Recomendaciones sobre rangos de aplicacin de convertidores de analgico-digital 157 153 153 154 153

14. PRCTICA NM.14, MONTAJE Y COMPROBACIN DE CIRCUITOS MICROPROCESADORES 14.1. Identificar pines de C.I. de microprocesador y armar circuito 14.1.1 Descripcin 14.1.2 Proceso de ejecucin 14.2. Identificar elementos y ensamblar una microcomputadora 159 159 159 159 162

X

14.2.1 Descripcin 14.2.2 Proceso de ejecucin 14.3. Instalacin de software a la microcomputadora 14.3.1 Descripcin 14.3.2 Proceso de ejecucin

162 163 166 166 167

15. PRCTICA NM.15, MONTAJE Y COMPROBACIN DE CIRCUITO MICROCONTROLADORES 15.1. Controlador y microcontrolador 15.2. Arquitectura 15.2.1. Arquitectura cerrada 15.2.2. Arquitectura abierta 15.2.3. Arquitectura bsica 15.3. El procesador o CPU 15.3.1. CISC 15.3.2. RISC 15.3.3. SISC 15.4. Puertos de entrada/salida 15.5. Reloj principal 15.6. Recursos especiales 15.6.1. Timers 15.6.2. Watchdog 15.6.3. Brownout 15.6.4. Sleep 15.6.5 Conversor A/D y D/A 15.6.6. Comparador analgico 15.6.7. PWM 15.6.8. Puertas digitales I/O 171 171 172 172 173 173 174 174 174 175 175 175 176 176 176 177 177 178 178 178 178

XI

15.6.9. Puertos de comunicacin 15.6.10. Proteccin de cdigo 15.7. Lenguaje de programacin 15.8. Grabadores o programadores 15.9. Simuladores 15.10. Emuladores en circuitos 15.11. Conjunto de instrucciones 15.12. Introduccin a la programacin en lenguaje ensamblador 15.12.1. Instrucciones 15.12.2. Instrucciones binarias 15.12.3. Programa 15.12.4. Programa ensamblador 15.12.5. Desventaja del ensamblador 15.13. Identificacin de pines del C.I. microcontrolador 15.13.1 Descripcin 15.13.2 Proceso de ejecucin 15.14. Manejo del puerto A y B de PIC16F84A 15.14.1. Descripcin 15.14.2. Proceso de ejecucin

179 179 179 180 180 181 181 182 182 183 184 184 184 185 185 186 186 186 187

16. IDENTIFICACIN DE FALLAS PRINCIPALES 16.1. Fallas internas en circuitos integrados 16.1.1 Mal funcionamiento de la circuiteria interna 16.1.2 Entrada en cortocircuito 16.1.3 Salida en cortocircuito 16.1.4 Entrada o salida en circuito abierto 16.1.5 Cortocircuito entre dos terminales 16.2. Consideraciones sobre el fan in y fan out

195 195 195 195 196 196 197 197

XII

16.2.1 Fan in 16.2.2 Fan out 16.3 Fallas externas en circuito integrados

197 198 198 198 199 199

16.3.1 Lneas de seal en circuito abierto 16.3.2 Lneas de seal en cortocircuito 16.3.3 Fallas en la fuente de alimentacin

CONCLUSIONES RECOMENDACIONES BIBLIOGRAFA

201 203 205

XIII

XIV

NDICE DE ILUSTRACIONES

FIGURAS

1 2 3 4 5 6 7 8 9 10 11 12 13 14

Circuito TTL NAND configuracin tipo ttem. Circuito CMOS NAND. (a) Smbolo de compuerta AND, (b) tabla de verdad. (a) Smbolo de compuerta OR, (b) tabla de verdad. (a) Smbolo de compuerta NOT, (b) tabla de verdad. Configuracin de compuerta tipo colector abierto. Configuracin de compuerta de tres estados. Configuracin interna de C.I. 74LS04. Configuracin de terminales de C.I. 74LS04. Circuito de prueba con el C.I. 74LS04. Circuito de prueba con el C.I. 74LS08. Circuito de prueba con el C.I. 74LS32. Circuito de prueba con el C.I. 74LS00. Circuito de prueba equivalente con los C.I. 74LS08 y 74LS04, de compuerta NAND.

4 6 8 8 9 20 21 24 25 27 28 30 31

32 33

15 16

Circuito de prueba con el C.I. 74LS02, de compuerta NOR. Circuito de prueba equivalente con C.I. 74LS32 y 74LS04, de compuerta NOR.

34 35

17 18

Circuito de prueba con C.I. 74LS86, de compuerta OR-EX. Circuito de prueba equivalente con C.I. 74LS04, 74LS08 y 74LS32, de compuerta OR EX.

36

19

Circuito de prueba equivalente con C.I. 74LS04, 74LS08 de compuerta NOR-EX. 37 40

20

Circuito de prueba para verificacin de funcin estable.

XV

21 22 23 24 25 26 27 28 29 30 31 32 33 34 35

Circuito de aplicacin mintrmino. Circuito de aplicacin de funcin minimizada. Circuito de aplicacin de un sumador medio. Circuito de aplicacin de un sumador total. Circuito de prueba de un multiplexor. Circuito de prueba de un demultiplexor. Circuito de conexin para salida a colector abierto. Circuito de prueba de un codificador. Circuito de conexin para entradas activas bajas. Circuito de prueba de codificador sin prioridad. Circuito de conexin para entradas activas altas. Circuito codificador sin prioridad con compuerta OR. Circuito de prueba decodificador 3 a 8. Circuito de prueba decodificador BCD a decimal. Circuito de prueba decodificador excitador BCD a 7 segmentos.

42 44 46 48 50 52 53 56 56 58 59 60 61 63

65

36

Identificacin de cada terminal de un display de siete segmentos. 67 68 68 70 71 74 78 78 79 80 81 83

37 38 39 40 41 42 43 44 45 46 47

Conexin interna de un display nodo comn. Conexin interna de un display ctodo comn. Circuito de prueba de registro bsico con NAND. Circuito de prueba de registro bsico con NOR. Representacin de la seal de reloj o clock. Circuito de prueba de un flip flor SR con reloj. Circuito detector de flanco positivo. Circuito detector de flanco negativo. Circuito de prueba de un flip flop JK. Circuito de prueba de un flip flop T. Circuito de prueba de un flip flop D.

XVI

48 49 50 51 52

Circuito de prueba de un flip flop D con C.I. 74LS74. Diagrama de tiempo de transicin de pendiente positiva. Diagrama de tiempo de transicin de pendiente negativa. Circuito de prueba de registro para la transferencia paralela. Circuito de prueba de registro de desplazamiento a la izquierda.

84 85 86 88

90 93 94

53 54 55

Circuito de prueba de contador de anillo. Circuito de prueba de contador Johnson. Circuito de prueba de registro de desplazamiento universal salida paralela.

96

56

Circuito de prueba de registro de desplazamiento universal salida desplazada a la izquierda. 97 100 102 104

57 58 59 60

Circuito de prueba de contador asncrono ascendente. Circuito de prueba de contador asncrono descendente. Circuito de prueba de contador asncrono mdulo N. Circuito de prueba de contador sncrono binario ascendente.

108

61

Circuito de prueba de contador sncrono de mdulo N ascendente. 111

62

Circuito de prueba de contador sncrono de mdulo N descendente con uso de la entrada paralela. 112 114 126 129 130 132 133 141 145

63 64 65 66 67 68 69 70

Circuito de prueba de contador dcada BCD. Estructura de una memoria RAM de 64 x 4. Estructura de una memoria RAM dinmica de 16 x 1. Circuito de celda de memoria RAM dinmica. Diagrama de terminales de memoria RAM ECG 2128. Circuito de prueba de memoria RAM ECG 2128. Smbolo de una memoria ROM. Estructura de una memoria MROM 4 x 4.

XVII

71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87

Diagrama de terminales de memoria EPROM ECG 2764. Circuito de prueba de memoria EPROM ECG 2764. Diagrama de terminales del convertidor DAC 0806. Circuito de prueba de convertidor DAC 0806. Diagrama de terminales del convertidor ADC 0804. Circuito de prueba de convertidor ADC 0804. Diagrama de terminales del microcontrolador R6502. Circuito de prueba de microprocesador. Diagrama de terminales del microcontrolador PIC16F84A. Ventana de nuevo proyecto para PIC16F84A. Ventana donde colocara el nombre del proyecto y direccin. Ventana de direccin donde colocara el proyecto. Ventana de seleccin de cabecera de PIC. Ventana de seleccin de PIC a utilizar. Ventana de seleccin de archivo a cargar. Ventana de seleccin de archivo con extensin *.asm. Circuito de prueba para el microcontrolador PIC16F84A.

147 148 150 151 155 155 160 161 186 187 188 189 189 190 191 191 194

XVIII

TABLAS

I II III IV V VI VII VIII IX X XI XII XIII XIV XV XVI XVII XVIII XIX XX XXI XXII XXIII XXIV XXV XXVI XXVII

Caracterstica de la familia TTL. Caracterstica de la familia CMOS. Cuadro de equivalencias de nmeros. Cuadro de equivalencias de cdigos. Smbolos del cdigo ASCII. Tabla de verdad de compuerta NOT. Tabla de verdad de compuerta AND Tabla de verdad de compuerta OR. Tabla de verdad de compuerta NAND. Tabla de verdad de compuerta NOR. Tabla de verdad de compuerta OR-EX. Tabla de verdad de compuerta NOR-EX. Tabla de verdad y aplicacin de mintrminos. Tabla de verdad de sumador medio. Tabla de verdad de sumador completo. Tabla de verdad de ingreso de un multiplexor 8X1. Tabla de estados en la salida de un multiplexor 8X1. Tabla de estados en la salida de un demultiplexor 1X8. Tabla de estados en la salida de un codificador con prioridad. Tabla de estados en la salida de codificador sin prioridad. Tabla de estados del decodificador 3 a 8. Tabla de estados del decodificador BCD a decimal. Tabla de estados del decodificador BCD a 7 segmentos. Tabla de estados de un registro bsico con NAND. Tabla de estados de un registro bsico con NOR. Tabla de estados de un flip flop SR con reloj. Tabla de estados de un flip flop JK.

03 06 11 16 17 27 29 30 32 34 36 38 42 45 47 50 51 53 57 59 62 64 66 70 72 78 81

XIX

XXVIII XXIX XXX XXXI

Tabla de estados de un flip flop T. Tabla de estados de un flip flop D. Tabla de estados de un flip flop con flancos positivos. Tabla de datos de ingreso del circuito de transferencia de datos paralela.

82 83 84

88 89 91

XXXII XXXIII XXXIV

Tabla de estados de circuito de transferencia paralela. Tabla de estados de circuito de desplazamiento. Tabla de estados de circuito de desplazamiento a la izquierda.

91 93 94

XXXV XXXVI XXXVII

Tabla de estados de circuito contador de anillo. Tabla de estados de circuito contador de Johnson. Tabla de datos de registro de desplazamiento universal transferencia en paralelo.

96

XXXVIII

Tabla de datos de registro de desplazamiento universal salida desplazada a la izquierda. 97

XXXIX

Tabla de datos de registro de desplazamiento universal salida desplazada a la derecha. 98 100 102 104 108 109

XL XLI XLII XLIII XLIV XLV

Tabla de datos de contador asncrono ascendente. Tabla de datos de contador asncrono descendente. Tabla de datos de contador asncrono mdulo N. Tabla de datos de contador sncrono binario ascendente. Tabla de datos de contador sncrono binario descendente. Tabla de datos de contador sncrono de mdulo N ascendente.

111

XLVI

Tabla de datos de entrada paralela de contador sncrono descendente de mdulo N. 112

XLVII

Tabla de datos de contador sncrono de mdulo N descendente. 113 115

XLVIII

Tabla de datos de contador dcada BCD.

XX

XLIX L LI

Tabla de datos almacenados en una memoria ROM. Tabla de datos almacenados en una memoria MROM 4X4. Tabla de registro de datos almacenados en una memoria MROM 4X4.

143 144

148 152 156 182

LII LIII LIV

Tabla de datos de convertidor DAC0806. Tabla de datos de convertidor DAC0804. Conjunto de instrucciones de PIC16F84A.

XXI

XXII

LISTA DE SMBOLOS

Smbolo

Significado

ADC BCD BJT CI CK CMOS DAC ECG FET LED LSI MOSFET MSI NTE PIC SSI TPN TPP TTL ULSI VBE VCE VLSI

Convertidor analgico/digital Cdigo decimal a binario Transistor de unin bipolar Circuito integrado Reloj Complemento de metal xido semiconductor Convertidor digital/analgico Manual universal de datos de dispositivos Transistor de efecto de campo Diodo emisor de luz Integracin a gran escala Transistor de metal xido semiconductor de efecto de campo Integracin a media escala Manual universal de datos de dispositivos Controlador de inteface perifrica Integracin a pequea escala Transicin de pendiente negativa Transicin de pendiente positiva Lgica de transistor transistor Integracin a ultra gran escala Voltaje de base a emisor Voltaje de colector a emisor Integracin a muy gran escala

XXIII

XXIV

GLOSARIO

Analgico

Sistemas que manejan cantidades fsicas que varan sobre un intervalo contino de valores.

Asncronas

Cuando las salidas de los circuitos lgicos cambian de estado en cualquier momento, en el momento que una o ms de sus entradas cambian.

Bit

Acrnimo de Binary Digit (digito binario), que adquiere el valor de 1 0 en el sistema numrico binario. Es la unidad de informacin ms pequea manipulada por el ordenador, y est representada por un elemento como un nico pulso enviado a travs de un circuito.

Circuitos integrados

Son pequeos trozos, o chips, de silicio, entre 2 y 4 mm2, sobre los que se fabrican los transistores o bien otros elementos. Requieren mucho menos espacio y potencia.

CMOS

Es un dispositivo semiconductor formado por dos transistores de efecto de campo de xido metlico, uno de tipo n y el otro del tipo p, integrados en un slo chip de silicio.

Digital

Forma de representar la informacin con valores numricos, es decir, discretos, representan la

informacin con dgitos binarios.

XXV

Lgica digital

Es un proceso racional para adoptar sencillas decisiones de verdadero o falso basado en las reglas del algebra de boole.

Microcontrolador

Es de una computadora completa situada en un nico chip, que contiene todos los elementos del

microprocesador bsico adems de otras funciones especializadas.

Microprocesador

Circuito electrnico que acta como unidad central de procesamiento de un ordenador, proporcionando el control de las operaciones de clculo.

MOSFET

El transistor empleado ms comnmente en la industria microelectrnica se denomina transistor de efecto de campo de metal-xido-semiconductor.

Semiconductores

Sustancia cuya capacidad de conducir la electricidad es intermedia entre la de un conductor y la de un no conductor o aislante.

Sncronas

Tiene tiempos exactos en que sus salidas pueden cambiar de estado, estos tiempos estn determinados por una seal de pulsos que dan el sincronismo.

Sistema binario

Tiene como nicas cifras 0 y 1, que son las dos posibles situaciones de un dispositivo elctrico.

XXVI

RESUMEN

Un sistema digital es una combinacin de dispositivos diseados para manipular cantidades fsicas o informacin que estn representadas en forma digital, es decir, que solo pueden tomar valores discretos. La mayora de las veces estos dispositivos son electrnicos, pero tambin pueden ser mecnicos, magnticos o neumticos. En este caso se tratar de los dispositivos electrnicos.

Algunos

de

los

sistemas

digitales

ms

conocidos

como:

las

computadoras, calculadoras digitales, equipos digitales de audio/video y el sistema telefnico que es el sistema digital ms grande del mundo incluyen componentes electrnicos digitales. Numerosas aplicaciones electrnicas, as

como muchas otras tecnologas, emplean tcnicas digitales para realizar operaciones que alguna vez fueron hechas por medio de mtodos analgicos. Los sistemas digitales generalmente son ms fciles de disear, esto se debe a que los circuitos empleados son circuitos de conmutacin, donde no son importantes los valores exactos de corriente y voltaje, sino nicamente el rango en que estos se encuentran. Tienen una facilidad para almacenar la informacin, esto se logra por medio de circuitos especiales que pueden capturar informacin y retenerla el tiempo que sea necesario.

Casi todos lo circuitos digitales que se utilizan en los sistemas digitales modernos son circuitos integrados. La amplia variedad de C.I. lgicos disponibles ha hecho posible construir sistemas digitales complejos que son ms pequeos y ms confiables que las contrapartes de componentes discretos. Se utilizan diferentes tecnologas de fabricacin de circuitos integrados para producir C.I. digitales, siendo los ms comunes TTL y CMOS,

XXVII

cada uno difiere en el tipo de circuitos que se emplean para efectuar la operacin lgica que se desee.

Por lo anteriormente expuesto, se realizar el estudio prctico de las operaciones de compuertas bsicas y se utilizar el lgebra booleana para describir y analizar circuitos construidos con combinaciones de compuertas lgicas. Estos circuitos se pueden clasificar como circuitos lgicos

combinatorios ya que, en cualquier instante, el nivel lgico en la salida depende de la combinacin de niveles lgicos presentes en las entradas. Un circuito combinatorio no posee la caracterstica de memoria y as su salida depende slo del valor regular de sus entradas.

Por otra parte, los sistemas digitales obtienen datos de informaciones codificados en binario que continuamente se utilizan en alguna forma determinada. Algunas de las operaciones que se efectan comprenden decodificacin y codificacin, multiplexacin, demultiplexacin, comparacin, transferencia de informacin, como programacin. Todas estas operaciones y otras se han facilitado por la disponibilidad de numerosos C.I. en la categora M.S.I. hasta alcanzar los de categora V.L.S.I. por lo que se estudiar para su comprensin.

XXVIII

OBJETIVOS

GENERAL

Contribuir al aprendizaje de los estudiantes de ingeniera electrnica, a travs de la experimentacin y pruebas de circuitos electrnicos digitales y con ello complementar las prcticas de laboratorio actuales de los cursos relacionados con el tema.

ESPECFICOS

1. Proporcionar una introduccin a los conocimientos relacionados con el uso de equipo y dispositivos digitales.

2. Realizar un anlisis de las diferentes configuraciones electrnicas.

3. Realizacin del montaje de diferentes configuraciones digitales.

4. Detectar las diferentes fallas producidas en los circuitos digitales.

5. Planteamiento de soluciones, a fallas principales identificadas.

6. Correccin de las fallas en los circuitos electrnicos digitales.

XXIX

XXX

INTRODUCCIN

En la actualidad se tiene un avance de forma exponencial de la tecnologa y con ello la de tipo digital. Toda nacin puede tener un crecimiento tecnolgico si se implementan diseos de equipos con dispositivos digitales. Los circuitos digitales se emplean en diseos de sistemas, por ejemplo: computadoras digitales, calculadoras electrnicas, dispositivos digitales de control, equipo de comunicacin digital y muchas otras aplicaciones que requieren hardware digital electrnico.

Para lograr lo anterior se requiere de conocimientos previos relacionados con el rea de los dispositivos digitales para realizar en el futuro la planificacin, proyeccin, diseo, construccin, mantenimiento y operacin de los equipos electrnicos digitales.

El trabajo se desarrollar as: en la prctica nm.1, se tratar el montaje y comprobacin de puertas lgicas, basado en la tecnologa de tipo S.S.I, que consiste en el estudio de los principios bsicos usados en el campo digital, as como la verificacin del funcionamiento de las puertas bsicas con la ayuda de manuales para su uso. La prctica nm.2, consistir en el montaje y comprobacin de circuitos combinacionales, proponiendo el uso del generador de funcin en su salida estable, como, la conexin para la verificacin del funcionamiento de los circuitos integrados sumadores. La prctica nm.3, tratar del montaje y comprobacin de circuitos multiplexores y demultiplexores, presentando los diagramas de conexin de los circuitos integrados en la escala M.S.I. 8X1 as como de 1X8. En la prctica nm.4, se mostrar el montaje y comprobacin de circuitos codificadores y decodificadores, se estudiar los C.I. con y sin prioridad, los de BCD a sistema decimal como de BCD a 7 segmentos.

XXXI

La prctica nm.5, consistir en el montaje y comprobacin de circuitos con flip flop asncronos, se verificar el funcionamiento de los registros bsicos, como los de entrada de tipo asncrona y sncrona. En la prctica nm.6, se verificar el montaje y comprobacin de circuitos con flip flop sncronos, se estudiar los flip flop con reloj, entre los que se puede mencionar el tipo: SR, D, JK y T. La prctica nm.7, se montar y verificar los circuitos con registros de desplazamiento, practicando la transferencia paralela, desplazamientos,

contadores de anillo y de tipo Johnson. La prctica nm.8, consistir en el montaje y comprobacin de circuitos contadores asncronos, se mostrar los diagramas con circuitos contadores de tipo ascendentes como los del tipo descendente, as como de mdulo N. La prctica nm.9, tratar del montaje y comprobacin de circuitos contadores sncronos, se verificar el conteo de forma binaria ascendentes como descendentes. La prctica nm.10, se montar y comprobar circuitos con memoria RAM, se realizar el estudio bsico de las memorias de acceso aleatorio, como su funcionamiento llevndolo a la prctica. La prctica nm.11, consistir en el montaje y comprobacin de circuitos con memoria ROM, este tipo de memoria es de slo lectura, se clasificar en su gnero de escala. En la prctica nm.12, se montar y comprobar el circuito convertidor digital-analgico, se esquematizar el diagrama de funcionamiento para el convertidor DAC, realizando una serie de pasos para su estudio. En la prctica nm.13, se montar y comprobar el circuito convertidor analgicodigital A/D, se identificar los pines de un convertidor especfico para su estudio. La prctica nm.14, tratar sobre el montaje y comprobacin de circuitos con microprocesadores, se realizar la prctica de los circuitos

integrados en la escala VLSI, presentando la configuracin de pines as como la conexin del mismo para su funcionamiento. En la prctica nm.15, consistir en el montaje y comprobacin de circuitos microcontroladores, se mostrar: las clases de arquitectura, los recursos del circuito integrado, lenguaje de programacin, conjunto de instrucciones, programacin del mismo, realizando

XXXII

una serie de pasos y en la prctica nm.16, se identificar las fallas comunes, se describir los tipos existentes y como solucionarlas.

Es muy importante que el estudiante de ingeniera electrnica se familiarice con los diversos componentes digitales, que se encuentran en la forma de circuitos integrados, para poder llevar aquellos circuitos electrnicos digitales a un funcionamiento aceptable.

Para este trabajo de graduacin se recopilar y desarrollar toda la informacin necesaria, para que toda persona complemente su conocimiento en el campo de los circuitos integrados digitales. Disponiendo de estas prcticas para alcanzar un amplio conocimiento en el mbito digital.

XXXIII

1.

PRCTICA NM.1, MONTAJE Y COMPROBACIN DE PUERTAS LGICAS

1.1. Electrnica digital La electrnica digital estudia el diseo y comprobacin de los circuitos que controlan la informacin representada en forma digital, y los fundamentos matemticos y tecnolgicos de su funcionamiento.

1.1.1. Sistemas analgicos Los sistemas analgicos controlan magnitudes fsicas representadas en forma analgica, en la cual las cantidades varan sobre un intervalo continuo de valores, la electrnica analgica controla, por lo tanto, variaciones de niveles de tensin continuos entre dos valores extremos.

1.1.2. Sistemas digitales Los sistemas digitales controlan cantidades fsicas representadas en forma digital, en la cual las cantidades toman solo determinados valores, esto es toma valores discretos, la electrnica digital generalmente solo trabaja con dos valores, aun cuando existen sistemas que toman varios valores. Los sistemas digitales ms conocidos son: las microcomputadoras, calculadoras digitales, agendas digitales, equipos digitales de audio, equipos

1

digitales de video, sistemas telefnicos, sistemas de comunicacin de datos, etc.

1.2. Circuitos lgicos digitales Los circuitos digitales obedecen a reglas lgicas en su funcionamiento, por ello tambin se les llama circuitos lgicos o circuitos lgicos digitales. Existen diversos tipos de circuitos lgicos que se utilizan en los sistemas digitales, centraremos el estudio en la relacin que existe entre las entradas y las salidas del circuito.

1.2.1. Caractersticas bsicas Los circuitos lgicos digitales que se utilizan en los equipos electrnicos actuales estn en circuitos integrados o chips, habindose dejado de lado los circuitos construidos con componentes discretos. Los circuitos digitales responden a un nivel lgico binario, por lo tanto tiene dos niveles: nivel lgico 0 simplemente 0 y nivel lgico 1 simplemente 1, la tecnologa de fabricacin de los C.I. que se utilizan actualmente son: TTL, CMOS, NMOS, ECL. La tecnologa de los circuitos integrados ha avanzado a grandes escalas, teniendo los siguientes niveles de integracin: SSI: integracin a pequea escala menos de 12 compuertas internamente. MSI: integracin a media escala entre 12 a 99 compuertas por C.I.

2

LSI: integracin a gran escala, 100 a 1000 compuertas por C.I. VLSI: integracin a muy gran escala, 1000 a 100000 compuertas por C.I. ULSI: integracin a ultra grande escala, mas de 100000 compuertas por C.I.

1.3. La familia TTL La tecnologa TTL o lgica de transistor transistor, se utiliza principalmente en dispositivos SSI y MSI y es una tecnologa que utiliza transistores bipolares conectados entre ellos. El circuito lgico bsico TTL es la compuerta NAND que utiliza transistores multiemisores, que puede tener hasta 8 terminales de emisor.

1.3.1. Caractersticas Las caractersticas bsicas de la familia TTL son: Tabla I. Caracterstica de la familia TTL. CARACTERSTICA Fuente de alimentacin (V) Temperatura (C) Voltaje de entrada nivel alto (V) Voltaje de entrada nivel bajo (V) Voltaje de salida nivel alto (V) Voltaje de salida nivel bajo (V) 2.4 3.4 0.2 0.4 Serie 54 tipo militar MIN 4.5 -55 2 0.8 2.4 3.4 0.2 0.4 NOM 5 MAX 5.5 125 Serie 74 tipo normal MIN 4.75 0 2 0.8 NOM 5 MAX 5.25 70

3

1.3.2 Anlisis circuital de compuerta TTL NAND El siguiente circuito corresponde a una compuerta NAND con configuracin tipo ttem y se analiza su funcionamiento para las combinaciones de entrada posibles. Figura 1. Circuito TTL NAND configuracin tipo ttem.

1.3.2.1. Operacin en estado bajo En el circuito de la figura 1 tipo ttem, las dos entradas A y B estn en nivel alto o sea en 5V (cinco voltios), con ello el transistor Q1 este en corte, Q2 y Q4 se saturan; luego el voltaje de salida del circuito es el VCE de Q4 igual a 0.2V, Q3 esta en corte porque su base esta a 0.9V (VBE de Q4 igual a 0.7V y VCE de 4

Q2 de 0.2V), y su emisor esta a 0.9V (VCE de Q4 igual a 0.2V y VD de D1 igual a 0.7V). Para ambas entradas en nivel alto la salida es un nivel bajo.

1.3.2.2. Operacin en estado alto En el circuito de la figura 1, si las entradas A o B, o ambas estn en nivel bajo o sea 0V; el transistor Q1 se satura, Q2 y Q4 pasan a corte porque la base de Q2 esta a un voltaje de 0.2V (VCE de saturacin de Q1 igual a 0.2V). Q3 pasa a saturacin y el voltaje de salida del circuito es 3.4V, esto es nivel alto y entrega corriente al circuito que este conectado a la salida de la compuerta. Para una o ambas entradas en nivel lgico bajo la salida es un nivel lgico uno.

1.4. La familia CMOS La tecnologa MOS Complementaria conocido como CMOS utiliza transistores del tipo MOSFET de canal P y canal N combinados en el mismo circuito.

1.4.1. Caractersticas Los circuitos integrados de la tecnologa CMOS son ms rpidos que los TTL y consumen menos potencia, las caractersticas bsicas son indicas en la tabla II.

5

Tabla II. Caracterstica de la familia CMOS. CARACTERSTICA Fuente de alimentacin Vdd (V) Voltaje de entrada (V) Corriente de ingreso (mA) Rango de temperatura (C) -65 Serie 40 Min -0.5 -0.5 10 150 Nom Max 18.0 18.5

1.4.2. Anlisis circuital de compuerta CMOS NAND Una compuerta NAND esta formada por dos MOSFET de canal P en paralelo y estos en serie con dos MOSFET de canal N, tal como se muestra en la figura 2. Figura 2. Circuito CMOS NAND.

6

1.4.2.1. Operacin en estado bajo Cuando las entradas A y B son de nivel lgico alto, los MOSFET de canal P se encuentran en corte o alta impedancia y los MOSFET de canal N se encuentran en conduccin por lo tanto la salida esta en nivel bajo.

1.4.2.2.

Operacin en estado alto

Cuando las entradas A y B, o alguna de estas, estn en nivel bajo; los MOSFET de canal P estn en conduccin y los MOSFET de canal N estn en corte o alta impedancia, por lo tanto la salida ser un nivel alto; llegando Vdd por cualquiera o por los dos MOSFET de canal P.

1.5. Compuertas lgicas bsicas de dos entradas Existen circuitos digitales integrados que cumplen las operaciones lgicas bsicas, a estos circuitos se les conoce como compuertas lgicas.

1.5.1. Compuerta AND La compuerta AND de 2 entradas tendr en su salida el valor lgico 1, si y slo si cuando las entradas A y B tengan valor lgico 1, en los dems casos la salida tendr valor lgico 0.

7

Figura 3. (a) Smbolo de compuerta AND, (b) Tabla de verdad.

En los circuitos digitales el valor lgico 0 se representa por 0V (cero voltios) y el valor lgico 1 se representa por el voltaje de la fuente de alimentacin ya sea 5V (cinco voltios) en el caso de integrados TTL o 18V (dieciocho voltios) en el caso de compuertas CMOS.

1.5.2. Compuerta OR La compuerta OR de dos entradas tendr en su salida valor lgico 1 cuando al menos una o bien las dos entradas tienen valor lgico 1, y tendr en su salida valor lgico 0 slo si sus dos entradas son 0 lgico. Figura 4. (a) Smbolo de compuerta OR, (b) Tabla de verdad.

1.5.3. Compuerta NOT La compuerta NOT complementa el valor de su entrada, esto significa si la entrada es 1 lgico la salida es 0 lgico y si la entrada es 0 la salida es 1.

8

Figura 5. (a) Smbolo de compuerta NOT, (b) Tabla de verdad.

1.6. Sistema de numeracin Se utilizan tres sistemas de numeracin, los cuales son: Sistema decimal. Sistema binario. Sistema hexadecimal.

1.6.1. Sistema decimal El sistema decimal tiene 10 smbolos, y por lo tanto su base es el nmero 10. Base: Smbolos: 10 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. (1.1.) (1.2.)N

Nmero de estados= N.E. = BN Nmero mximo= N.Max. = B 1

Ejemplo: para 3 dgitos el nmero de estados es 1000 y el nmero mximo es 999, segn ecuaciones 1.1. y 1.2. tenemos: Nmero de estados= N.E. = BN = 103 = 1000 9

Nmero mximo= N.Max. = BN 1 = 103 1 = 999

1.6.2. Sistema binario Sistema que tiene solo 2 smbolos, su base es el nmero 2. Base: Smbolos: 2 0, 1.

Ejemplo: para 2 bits, hallar N.E. y N.Max. segn ecuaciones 1.1. y 1.2. tenemos: Nmero de estados= N.E. = BN = 22 = 4 Nmero mximo= N.Max. = BN 1 = 22 1 = 3

1.6.3. Sistema hexadecimal Sistema que tiene 16 smbolos, por lo tanto su base es el nmero 16. Base: Smbolos: 16 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.

Ejemplo: para 3 dgitos hexadecimales, hallar N.E. y N.Max. segn ecuaciones 1.1. y 1.2. tenemos: Nmero de estados= N.E. = BN = 163 = 4096 Nmero mximo= N.Max. = BN 1 = 163 1 = 4095

10

Tabla III. Cuadro de equivalencias de nmeros. Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 Binario 00000 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011 10100 10101 10110 10111 11000 Hexadecimal 0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14 15 16 17 18

11

1.7. Conversin de sistemas de numeracin Todo sistema de numeracin es de tipo posicional. Significa que el valor de un nmero expresado en el sistema de numeracin, est en funcin de la posicin que ocupa cada una de las cifras que identifican dicho sistema de numeracin. La ecuacin fundamental que expresa un nmero en su correspondiente valor decimal, es la siguiente N10 = Cnbn-1 + Cn-1bn-2 + . + C2b1 + C1b0 (1.3.)

1.7.1. De binario a decimal Para el caso del sistema binario, la base 2 se eleva a un exponente que va en forma creciente, de acuerdo a la ubicacin, comenzando por el menos significativo o el primero de la derecha con el exponente cero. Luego este resultado se multiplica por cada dgito y finalmente se suman los resultados obtenidos. Ejemplo: convertir el nmero binario 110100012 a nmero decimal, segn ecuacin 1.3. tenemos: N10 = (1)(27)+(1)(26)+(0)(25)+(1)(24)+(0)(23)+(0)(22)+(0)(21)+(1)(20)= 20910

1.7.2. De hexadecimal a decimal La base se eleva al exponente correspondiente a la posicin y se procede en forma similar al procedimiento anterior.

12

Ejemplo: convertir el nmero 1D616 a decimal, segn ecuacin 1.3. tenemos: N10 = (1)(162)+(D)(161)+(6)(160) = (1)(162)+(13)(161)+(6)(160) = 47010

1.7.3. De decimal a binario Para convertir, se utiliza el mtodo de las divisiones sucesivas, tomando el nmero decimal como dividendo y la base del nuevo sistema como divisor. Si el cociente es mayor o igual a la base, se debe continuar dividiendo entre la base. El ltimo cociente es el dgito ms significativo y el primer residuo el menos significativo. Ejemplo: convertir el nmero decimal 2310 a nmero binario:

Entonces el nmero decimal 2310 es igual al nmero binario 101112.

1.7.4. De decimal a hexadecimal Se aplica el criterio de divisiones sucesivas usando como divisor el 16. Ejemplo: convertir el nmero decimal 26910 a nmero hexadecimal:

13

Recordando que D=13 en numeracin hexadecimal, tenemos entonces que el nmero decimal 26910 equivale al nmero hexadecimal 10D16.

1.7.5. De binario a hexadecimal Se debe agrupar de 4 en 4 los bits del nmero binario empezando por el dgito menos significativo y luego reemplazar cada grupo por su equivalente hexadecimal. Ejemplo: convertir el nmero binario 1001011012 a nmero hexadecimal:

Entonces el nmero binario 1001011012 = 12D16 en hexadecimal.

1.7.6. De hexadecimal a binario Se reemplaza cada dgito hexadecimal por su equivalente binario en cuatro bits. Ejemplo: convertir el nmero hexadecimal E10D16 a nmero binario:

Entonces el nmero hexadecimal E10D16 = 11100001000011012 en binario.

14

1.8. Cdigos binarios Un cdigo es un conjunto de smbolos que sirven para representar nmeros, letras, palabras o incluso otros smbolos.

1.8.1. Cdigo binario directo Cuando un nmero decimal se representa por su equivalente en el sistema de numeracin binario; se dice que el nmero esta codificado en binario directo. Ejemplo: el nmero decimal 65110 en cdigo binario directo es 10100010112.

1.8.2. Cdigo BCD El cdigo decimal codificado en binario o BCD, codifica un nmero decimal representado cada dgito decimal por su equivalente binario en cuatro bits; por lo tanto cada digito decimal se transforma independientemente en binario. Ejemplo: el nmero decimal 65110 en cdigo BCD es 0110 0101 0001.

1.8.3. Cdigo Gray El cdigo Gray es un cdigo del tipo cambios mnimos, en el cual solo un bit del cdigo cambia cuando pasa de un valor a otro consecutivo.

15

Tabla IV. Cuadro de equivalencias de cdigos. DECIMAL 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 BINARIO 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 GRAY 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000 BCD 0000 0000 0000 0001 0000 0010 0000 0011 0000 0100 0000 0101 0000 0110 0000 0111 0000 1000 0000 1001 0001 0000 0001 0001 0001 0010 0001 0011 0001 0100 0001 0101

1.9. Cdigos alfanumricos Son cdigos que se utilizan para representar, por medio de dgitos binarios o bits, los nmeros, letras, signos especiales, etc.

16

1.9.1. Cdigo ASCII El cdigo americano estndar para el intercambio de informacin. (American Standard Code for Interchange Information) es el cdigo utilizado para el intercambio de informacin entre distintos sistemas informticos y de telecomunicaciones, utiliza 7 bits pero se incluye un bit adicional para la deteccin de errores por el mtodo de paridad y adems por que siempre se trabaja en bytes u octetos (8 bits). Con los 7 bits que utiliza el cdigo ASCII se pueden definir 128 estados o combinaciones por lo tanto, nos permite tener 27 letras maysculas, 27 letras minsculas, 10 nmeros, aproximadamente 10 signos aritmticos, 20 caracteres especiales y 20 de rdenes de control, etc. Tabla V. Smbolos del Cdigo ASCII.

17

1.10. Circuitos integrados digitales bipolares y unipolares

1.10.1. C.I. Digitales bipolares Los circuitos digitales bipolares o de tecnologa TTL (transistor-transistor logic), por que utilizan transistores bipolares como elementos bsicos; un transistor bipolar o transistores bipolares de unin BJT o simplemente transistor; est elaborado por dos tipos de materiales: material tipo N cuyo portador mayoritario es el electrn y el material tipo P cuyo portador mayoritario es el hueco o ausencia de electrn; de la combinacin de estos materiales se obtienen los transistores bipolares que pueden ser NPN o PNP; por el uso de estos dos tipos de portadores: electrones y huecos; se le llaman bipolares y por tener uniones PN, son de unin. El transistor bipolar es un componente electrnico controlado por corriente; requiriendo una corriente pequea de en la terminal de base para generar una corriente proporcional y mayor en la terminal de colector; por requerir corriente para su funcionamiento es una tecnologa que utiliza mayor potencia que las otras tecnologas.

1.10.2. C.I. digitales unipolares Los circuitos digitales unipolares o de tecnologa CMOS tienen como elemento bsico el transistor MOSFET de enriquecimiento, que puede ser de dos tipos: de canal N o de canal P; por lo tanto el transistor MOSFET solo utiliza un tipo de material para la conduccin que puede ser el tipo N o el tipo P; y adems los transistores MOSFET son de puerta aislada y no de unin.

18

El transistor MOSFET; como todo transistor de efecto de campo o FET, es controlado por voltaje, si el voltaje de entrada en un MOSFET de canal N es nivel bajo no conducir y si la entrada es de nivel alto si conducir. En el MOSFET de canal P el funcionamiento es complementario; si la entrada es un nivel bajo conduce y si es un nivel alto no conducir.

1.11. Operacin bsica de los circuitos TTL En los circuitos TTL existen tres tipos de configuracin.

1.11.1. Configuracin tipo ttem Es el tipo comn y las salidas trabajan con dos transistores uno sobre el otro separados por un diodo, este tipo de circuito TTL puede sufrir un deterioro si se conectan dos o ms salidas paralelas, presentndose un conflicto cuando uno tiene salida de nivel bajo y el otro salida de nivel alto, quedando el nivel como nivel bajo.

1.11.2. Configuracin tipo colector abierto En la configuracin tipo colector abierto, el colector del transistor Q4 de la figura 6, sale fuera del C.I. como una terminal, para conectarse a una resistencia externa y una fuente.

19

Figura 6. Configuracin de compuerta tipo colector abierto.

En esta configuracin la salida es activa en nivel bajo y si puede conectar las salidas de varias compuertas entre si, sin peligro para los componentes. Este tipo de configuracin tambin se llama salida tipo manejador o driver y sirve para excitar un circuito que puede trabajar con mayor potencia y voltaje.

1.11.3. Configuracin tres estados Es una configuracin tipo ttem con tres posibles estados de una salida; alta, baja y alta impedancia o altaz.

20

Figura 7. Configuracin de compuerta de tres estados.

En esta configuracin, existe un estado en la cual ambos transistores de salida estn en corte tanto Q3 como Q4, por ello existe entre la terminal de salida y tierra una alta impedancia e igual entre la terminal de salida y Vcc o fuente de alimentacin. La salida, si bien se puede considerar como un circuito abierto, en la realidad presenta una alta impedancia de varios megaohmios con respecto a tierra o la fuente de alimentacin llamada generalmente Vcc.

1.12. Operacin bsica de los circuitos CMOS Los C.I. CMOS estn formados por dos o ms transistores MOSFET complementarios, con canal N y con canal P; un transistor MOSET es un transistor de efecto de campo del tipo puerta aislada o metal xido 21

semiconductor. Un transistor MOSFET de canal N conducir cuando la terminal puerta (gate) es positiva respecto a la terminal fuente (Source) en un voltaje mayor a Vt (voltaje de umbral, que es igual a 1.5V), el MOSFET de canal P conducir cuando la terminal puerta es negativa respecto a la terminal fuente, en por lo menos 1.5V. Un transistor MOSFET de canal N no conducir cuando la terminal puerta tiene el mismo voltaje que la terminal fuente, o es negativo respecto a la terminal fuente. En el MOSFET de canal P no conducir cuando la terminal puerta tiene el mismo voltaje que la terminal fuente o positivo con respecto a ella.

1.13. Esquema de circuitos lgicos Para realizar los esquemas de los circuitos lgicos se debe aplicar las normas y procedimientos de dibujo tcnico utilizando los smbolos de los componentes digitales y de los dems componentes electrnicos. Los smbolos digitales son los correspondientes a la simbologa tradicional, y se puede introducir los nuevos smbolos en algunas aplicaciones.

1.14. Precauciones sobre seguridad contra cargas estticas El cuerpo humano como cualquier otro cuerpo, acumula cargas elctricas, generalmente en las manos, por el contacto que se tiene con diferentes elementos que puede tener excesos de electrones. El nivel de tensin o diferencia de potencial que producen estos excesos de electrones son insignificantes para nuestro cuerpo, sin embargo representa un peligro para los componentes electrnicos, sobre todo para el tipo MOSFET; por ello, se debe descargar peridicamente las cargas electrostticas de nuestro cuerpo cuando

22

trabajamos con componentes electrnicos, para ello debemos tocar con las manos las partes metlicas o conexiones a tierra de los circuitos que se estn maniobrando.

1.15. Precauciones respecto a la polarizacin de los C.I. Para no alimentar con energa elctrica incorrecta un C.I. debemos identificar correctamente las terminales del integrado y verificar en el manual de fabricante los niveles de tensin que se debe utilizar para polarizar el circuito integrado. El chip o capsula del C.I. tiene una marca, muesca o hendidura visible para identificar la terminal 1 y a partir de esta terminal, se ubica las otras terminales; si colocamos en forma horizontal el C.I.; con la marca hacia la izquierda, la terminal debajo de la marca es la terminal o pin 1, y siguiendo en sentido contrario a las agujas del reloj en forma consecutiva estn las dems terminales, quedando la ultima terminal sobre la marca o muesca antes indicada.

1.16. Identificacin de terminales del C.I. segn cdigo haciendo uso del manual de semiconductores

1.16.1. Descripcin Ubicar el cdigo del circuito integrado y buscar en el manual de semiconductores ECG o NTE el tipo de C.I. e identificar cada una de las terminales del circuito integrado.

23

Se utiliza el manual ECG o NTE para identificar las terminales de los componentes electrnicos para luego armar los circuitos. En los C.I., se incluyen varias compuertas, se realizar la prueba con el C.I. 74LS04.

1.16.2. Proceso de ejecucin 1 PASO: ubique en el componente C.I. el cdigo que lo identifica en la parte superior del chip o capsula de C.I., verifique si es el cdigo 74LS04. 2 PASO: ubique en el manual de componentes electrnicos ECG, el diagrama de distribucin del C.I. 74LS04, para ello busque en el manual ECG la seccin digital ICs. 3 PASO: busque dentro de la seccin las hojas

digital

ICs

correspondientes a TTL logic diagrams. 4 PASO: busque en TTL logic diagrams el diagrama del integrado 74LS04, y verifique si es el mostrado en la figura 8. Figura 8. Configuracin interna de C.I. 74LS04.

24

5 PASO: identifique en el diagrama del circuito integrado las terminales y copie en una hoja el diagrama. 6 PASO: identifique en el chip o capsula del circuito integrado las terminales, para realizar las conexiones necesarias. Figura 9. Configuracin de terminales de C.I. 74LS04.

En la figura 9, el pin debajo de la muesca o hendidura que existe en el chip o capsula del C.I. es el pin o terminal 1. 7 PASO: busque dentro del manual ECG la seccin digital ICs las hojas de selector guide para ubicar un tipo de integrado del cual no tiene el cdigo pero se sabe que compuerta es o que funcin realiza, con la finalidad de saber si le servir para un diseo antes de conseguir el C.I. 8 PASO: busque en el manual de componentes electrnicos ECG la seccin TTL selector guide de digital ICs el cdigo de un integrado Inverters Hex, con cdigo ECG74LS04. 9 PASO: repita los pasos del 3 al 5 para ver el diagrama del C.I.

25

1.17. Armar circuito y verificar funcionamiento de compuerta NOT

1.17.1. Descripcin Armar el circuito para verificar el cumplimiento de la tabla de verdad de la compuerta NOT, utilizando el circuito integrado 74LS04. La terminal Vcc se debe conectar al borne positivo de la fuente de alimentacin de 5 voltios y la terminal GND al borne negativo de la fuente de alimentacin. Ajustar un voltaje de 0 voltios a la entrada de la compuerta, para ingresar un nivel lgico 0 y ajustar un voltaje 5 voltios, para ingresar un nivel lgico 1; la salida debe tener el nivel lgico que indica la tabla de verdad, que se comprueba con el Led encendido para un nivel lgico 1 y apagado para un nivel lgico 0.

1.17.2. Proceso de ejecucin 1 PASO: identificar las terminales del C.I. 74LS04 en el manual de componentes ECG o NTE. 2 PASO: arme en el protoboard, el circuito mostrado en la figura 10. 3 PASO: conecte la entrada a 0 voltios que equivale a un 0 lgico y la salida debe mostrar el Led 2 encendido indicando que la salida es un 1 lgico. 4 PASO: cambie la entrada a 5 voltios que equivale a un 1 lgico y la salida debe mostrar el Led 2 apagado indicando que la salida es un 0 lgico.

26

Figura 10. Circuito de prueba con el C.I. 74LS04.

5 PASO: verificar el cumplimiento de la tabla de verdad de la compuerta NOT. Vare la entrada nuevamente y compruebe que la salida coincida con la tabla de verdad adjunta. Tabla VI. Tabla de verdad de compuerta NOT. ENTRADA A 0 1 Led 1 Apagado Encendido Y 1 0 SALIDA Led 2 Encendido Apagado VERIFICACIN

1.18. Armar circuito y verificar funcionamiento de compuerta AND

1.18.1. Descripcin Armar el circuito para verificar el cumplimiento de la tabla de verdad de la compuerta lgica AND con el C.I. 74LS08.

27

1.18.2. Proceso de ejecucin 1 PASO: identificacin de las terminales del C.I. 74LS08 en el manual de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito mostrado en la figura 11 en el protoboard. Figura 11. Circuito de prueba con el C.I. 74LS08.

3 PASO: verificar el cumplimiento de la tabla de verdad de la compuerta AND, variando los estados de los niveles de las entradas A y B, verificando si el Led 3 est encendido o apagado.

28

Tabla VII. Tabla de verdad de compuerta AND. ENTRADA A 0 0 1 1 Led 1 Apagado Apagado Encendido Encendido B 0 1 0 1 ENTRADA Led 2 Apagado Encendido Apagado Encendido Y 0 0 0 1 SALIDA Led 3 Apagado Apagado Apagado Encendido VERIFICACIN

1.19. Armar circuito y verificar funcionamiento de compuerta OR

1.19.1. Descripcin Armar el circuito para verificar el cumplimiento de la tabla de verdad de la compuerta lgica OR por el C.I. 74LS32.

1.19.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS32 en el manual de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito mostrado en la figura 12 en el protoboard. 3 PASO: verifique el cumplimiento de la tabla de verdad de la compuerta OR, segn tabla VIII.

29

Figura 12. Circuito de prueba con el C.I. 74LS32.

Tabla VIII. Tabla de verdad de compuerta OR. ENTRADA A 0 0 1 1 Led 1 Apagado Apagado Encendido Encendido B 0 1 0 1 ENTRADA Led 2 Apagado Encendido Apagado Encendido Y 0 1 1 1 SALIDA Led 3 Apagado Encendido Encendido Encendido VERIFICACIN

1.20. Armar circuito y verificar funcionamiento de compuerta NAND Y NOR

1.20.1. Descripcin Armar el circuito para verificar del cumplimiento de la tabla de verdad de la compuerta lgica NAND por el C.I. 74LS00.

30

Armar el circuito para el verificar el cumplimiento de la tabla de verdad de la compuerta lgica NOR por el C.I. 74LS02.

1.20.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS00 en el manual de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito mostrado en la figura 13 en el protoboard. Figura 13. Circuito de prueba con el C.I. 74LS00.

3 PASO: verifique el cumplimiento de la tabla de vedad (tabla IX) de la compuerta NAND.

31

Tabla IX. Tabla de verdad de compuerta NAND. ENTRADA A 0 0 1 1 Led 1 Apagado Apagado Encendido Encendido B 0 1 0 1 ENTRADA Led 2 Apagado Encendido Apagado Encendido Y 1 1 1 0 SALIDA Led 3 Encendido Encendido Encendido Apagado VERIFICACIN

4 PASO: identifique las terminales del C.I. 74LS08 y 74LS04 en el manual de componentes electrnicos ECG o en el NTE. 5 PASO: arme el circuito NAND equivalente en el protoboard, utilizando una compuerta AND y una compuerta NOT, como en la figura 14. Figura 14. Circuito de prueba equivalente con los C.I. 74LS08 y 74LS04, de compuerta NAND.

32

6 PASO: verifique el cumplimiento del circuito de la figura 14 con la tabla de verdad (tabla IX) de la compuerta NAND equivalente. 7 PASO: identifique las terminales del C.I. 74LS02 en el manual de componentes electrnicos ECG o NTE. 8 PASO: arme el circuito mostrado en la figura 15 en el protoboard. Figura 15. Circuito de prueba con el C.I. 74LS02, de compuerta NOR.

9 PASO: verifique el cumplimiento de la tabla de verdad de la compuerta NOR segn tabla X. 10 PASO: identifique las terminales del C.I. 74LS32 y 74LS04 en el manual de componentes electrnicos ECG o NTE.

33

Tabla X. Tabla de verdad de compuerta NOR. ENTRADA A 0 0 1 1 Led 1 Apagado Apagado Encendido Encendido B 0 1 0 1 ENTRADA Led 2 Apagado Encendido Apagado Encendido Y 1 0 0 0 SALIDA Led 3 Encendido Apagado Apagado Apagado VERIFICACIN

11 PASO: arme el circuito NOR equivalente en el protoboard, como se muestra en la figura 16. Figura 16. Circuito de prueba equivalente con C.I. 74LS32 y 74LS04, de compuerta NOR.

12 PASO: verifique el cumplimiento de la tabla de verdad (tabla X) de la compuerta NOR equivalente. 34

1.21. Armar circuito y verificar funcionamiento de compuerta OR-EX y NOR-EX

1.21.1. Descripcin Armar el circuito para verificar el cumplimiento de la tabla de verdad de la compuerta lgica OR-EX con el C.I. 74LS86 y compuerta lgica NOR-EX con el circuito equivalente.

1.21.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS86 en el manual o gua de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito de la figura 17 en el protoboard. Figura 17. Circuito de prueba con C.I. 74LS86, de compuerta OR-EX.

35

3 PASO: verifique el cumplimiento de la tabla de verdad de la compuerta OR-EX segn tabla XI. Tabla XI. Tabla de verdad de la compuerta OR-EX. ENTRADA A 0 0 1 1 Led 1 Apagado Apagado Encendido Encendido B 0 1 0 1 ENTRADA Led 2 Apagado Encendido Apagado Encendido Y 0 1 1 0 SALIDA Led 3 Apagado Encendido Encendido Apagado VERIFICACIN

4 PASO: identifique las terminales de los C.I. 74LS04, 74LS08 y 74LS32 en el manual o gua de componentes electrnicos ECG o NTE. 5 PASO: arme el circuito OR-EX equivalente en el protoboard, segn figura 18. Figura 18. Circuito de prueba equivalente con los C.I. 74LS04, 74LS08 y 74LS32, de compuerta OR-EX.

36

6 PASO: verifique el cumplimiento de la tabla de verdad (tabla XI) de la compuerta OR-EX equivalente. 7 PASO: identifique las terminales de las compuertas lgicas en el manual o gua de componentes electrnicos ECG 74LS04, 74LS08 y 74LS32. 8 PASO: arme el circuito mostrado en la figura 19 en el protoboard. Figura 19. Circuito de prueba equivalente con los C.I. 74LS04, 74LS08 y 74LS32, de compuerta NOR-EX.

9 PASO: verifique el cumplimiento de la tabla de verdad de la compuerta NOR-EX equivalente, segn tabla XII.

37

Tabla XII. Tabla de verdad de la compuerta NOR-EX. ENTRADA A 0 0 1 1 Led 1 Apagado Apagado Encendido Encendido B 0 1 0 1 ENTRADA Led 2 Apagado Encendido Apagado Encendido Y 1 0 0 1 SALIDA Led 3 Encendido Apagado Apagado Encendido VERIFICACIN

38

2.

PRCTICA NM.2, MONTAJE Y COMPROBACIN DE CIRCUITOS COMBINACIONALES

2.1. Operar entrenador digital modular

2.1.1. Descripcin Un entrenador digital puede ser compacto cuando todos los elementos se encuentran instalados en una sola base o mdulo, y puede ser modular o por tarjetas cuando cada elemento forma un mdulo independiente. El entrenador digital en general esta compuesto por uno o ms protoboards, una fuente de alimentacin DC variable o fija con salidas de 5Vdc, 12Vdc y en algunos casos salidas 12Vdc o fuente simtrica. Un generador estable con dos periodos: 0.1 segundo y 1 segundos; y un generador monoestable de ancho de pulso 0.1 segundo y 1 segundos; que puede ser un slo circuito con selector para actuar como alguno de los dos. Tarjeta de Leds, formando grupos de cuatro Leds, puede ser dos de 8 Leds o uno de 12 Leds, por lo comn. Switch o pulsadores independientes en tarjetas de circuito impreso, formando grupos de 4 switch; tambin se usa con Leds incorporados para indicar el nivel lgico 1.

39

En algunos casos se puede agregar un generador de funciones, una bocina, buzzer, potencimetros para atenuar los niveles de entrada o tomar solo una parte de la seal de entrada, etc.

2.1.2. Proceso de ejecucin 1 PASO: utilice un protoboard para armar un circuito de prueba. 2 PASO: utilice una fuente de alimentacin para alimentar el circuito de prueba con 5V, con una resistencia R de valor 150 y en serie con un Led. 3 PASO: sustituya la fuente de 5V por un generador de funciones, seleccione seal de tipo TTL y utilice la salida pulse para obtener la seal estable, y conecte segn la figura 20. Figura 20. Circuito de prueba para verificacin de funcin estable.

40

El Led se enciende y apaga por cada 0.1 segundos cuando esta el selector en 0.1 segundos equivalente a una frecuencia de 10Hz, luego cambie a 1 segundo equivalente a una frecuencia de 1Hz, nuevamente el Led se apaga y enciende en cada 1 segundo.

2.2. Montar circuitos combinacionales de funciones booleanas

2.2.1. Descripcin Las funciones booleanas se pueden obtener de la tabla de verdad y con la funcin se pueden implementar el circuito digital que cumpla con dicha tabla de verdad. Una determinacin necesaria o problema, se puede especificar en una tabla de verdad y a partir de ella, como indicaremos, se obtiene la funcin y el circuito que da solucin a la necesidad o al problema.

2.2.2. Proceso de ejecucin 1 PASO: analice la tabla de verdad, tabla XIII mostrada y halle los trminos cannicos o mintrminos. 2 PASO: forme la funcin algebraica booleana en la forma de suma de productos, segn tabla XIII. Y= ABC + ABC + ABC + ABC + ABC (2.1.)

41

Tabla XIII. Tabla de verdad y aplicacin de mintrminos. Variable Independiente A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Variable Dependiente Y 0 0 1 1 0 1 1 1 ABC ABC ABC ABC ABC Ecuacin Mintrmino

3 PASO: disee el circuito que cumpla con la funcin de la ecuacin 2.1. y compruebe si concuerda con el circuito mostrado en la figura 21. Figura 21. Circuito de aplicacin de mintrminos.

42

4 PASO: arme en el protoboard, el circuito de la figura 21 o el circuito diseado en el paso 5. 5 PASO: compruebe que el circuito de la figura 21 cumpla con la tabla XIII, cerrando y abriendo los switch con las combinaciones indicadas.

2.3. Montar circuitos combinacionales de funciones minimizadas

2.3.1. Descripcin Las funciones minimizadas se pueden obtener de la funcin booleana mediante simplificacin algebraica o el mtodo grafico del mapa de Karnaugh y luego se implementa el circuito digital. El circuito de la funcin minimizada, tiene menos compuertas y es ms sencillo, y debe cumplir con la tabla de verdad de la funcin original.

2.3.2. Proceso de ejecucin 1 PASO: simplifique la funcin booleana de la ecuacin 2.1. mediante el mtodo algebraico o el mtodo de Karnaugh. 2 PASO: verifique si la funcin minimizada concuerda con la que se presenta en la ecuacin 2.2. Y = AC + B (2.2.)

43

3 PASO: identifique las terminales del C.I. 74LS08 y 74LS32 en el manual de componentes electrnicos ECG o NTE. 4 PASO: disee el circuito que cumpla con la funcin minimizada y compruebe si concuerda con el circuito de la figura 22. Figura 22. Circuito de aplicacin de funcin minimizada.

5 PASO: arme en el protoboard, el circuito de la figura 22 o el circuito diseado en el paso 4. 6 PASO: compruebe que el circuito cumpla con la tabla XIII, cerrando y abriendo los switch, para realizar las combinaciones necesarias.

2.4. Montar circuito sumador medio y completo

2.4.1. Descripcin El sumador medio es un circuito que realiza la suma de dos bits o dgitos binarios, tiene dos entradas A y B con dos salida S y C.

44

Las entradas corresponde a los dos bits que se van a sumar y las salidas; una llamada S o suma, correspondiente al primer dgito de la suma, y la otra llamada C o acarreo; correspondiente al segundo dgito de la suma y se lleva para sumar con los dgitos de la siguiente posicin. El sumador total es un circuito que realiza la suma de dos bits y el acarreo anterior; por lo tanto tiene tres entradas y dos salidas.

2.4.2. Proceso de ejecucin 1 PASO: analice la tabla de verdad, tabla XIV y halle las funciones booleanas. Tabla XIV. Tabla de verdad de sumador medio. Variable Independiente A 0 0 1 1 B 0 1 0 1 Variable Dependiente S=suma 0 1 1 0 C=acarreo 0 0 0 1

2 PASO: minimice la funcin y compruebe si concuerda con la ecuacin 2.4. S = AB + AB C = AB (2.3.) (2.4.)

45

3 PASO: disee el circuito que cumpla con las funciones booleanas indicadas en las ecuaciones 2.3. 2.4. 4 PASO: identifique las terminales de los C.I. 74LS86 y 74LS08 en el manual de componentes electrnicos ECG o NTE. 5 PASO: implemente en el protoboard el circuito diseado en el paso 4 o el circuito de la figura 23. Figura 23. Circuito de aplicacin de un sumador medio.

6 PASO: verifique que el circuito cumpla con la tabla de verdad, indicado en el paso 1. 7 PASO: analice la tabla de verdad, tabla XV, que corresponde al sumador completo y halle las funciones booleanas. 8 PASO: minimice la funcin de la tabla XV y compruebe si concuerda con las ecuaciones 2.5. y 2.6.

46

S = A(BC + BC) + A(BC + BC) C = BC + AC + AB Tabla XV. Tabla de verdad de sumador completo. Variable Independiente A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Co 0 1 0 1 0 1 0 1 Variable Dependiente S=suma 0 1 1 0 1 0 0 1 C=acarreo 0 0 0 1 0 1 1 1

(2.5.) (2.6.)

8 PASO: disee el circuito que cumpla con las funciones booleanas indicadas en las ecuaciones 2.5. 2.6. 9 PASO: identifique las terminales de los C.I. 74LS86, 74LS08 y 74LS32 en el manual de componentes electrnicos ECG o NTE. 10 PASO: implemente en el protoboard el circuito diseado en el paso 8, o el mostrado en la figura 24. 11 PASO: verifique que el circuito de la figura 24, cumpla con la tabla XV, cerrando y abriendo los switch, para realizar las combinaciones necesarias.

47

Figura 24. Circuito de aplicacin de un sumador total.

48

3.

PRCTICA NM.3, MONTAJE Y COMPROBACIN DE CIRCUITOS MULTIPLEXORES Y DEMULTIPLEXORES

3.1. Montar circuito con C.I. multiplexor

3.1.1. Descripcin Un circuito multiplexor permite que los datos que se presentan en sus entradas sean transferidas a su nica salida; una entrada a la vez, dependiendo de la combinacin de las entradas de seleccin. Las entradas de seleccin definen que entrada debe alcanzar la salida Y; por lo tanto, variando las entradas de seleccin se logra, por combinacin, que todas las entradas se transfieran a la salida.

3.1.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS151. 2 PASO: arme el circuito de la figura 25 en su protoboard. 3 PASO: conecte las entradas D con los niveles lgicos de la tabla XVI. 4 PASO: habilite la entrada strobe conectando a un nivel lgico 0, la entrada strobe a un nivel lgico 1 deshabilita la salida.

49

Figura 25. Circuito de prueba de un multiplexor.

Tabla XVI. Tabla de verdad de ingreso de un multiplexor 8X1. Entradas D0 0 D1 1 D2 0 D3 1 D4 0 D5 0 D6 1 D7 0

5 PASO: vare las entradas de seleccin, para todas las combinaciones binarias con tres variables. 6 PASO: verifique el cumplimiento de los valores segn tabla XVII. 7 PASO: modifique los datos seleccionados en el paso 3, por nuevos datos en las entradas D.

50

Tabla XVII. Tabla de estados en la salida de un multiplexor 8X1. ENTRADA DE DATOS D0 D1 D2 D3 D4 D5 D6 D7 D0 0 1 0 1 0 0 1 0 0 SELECCIN DE DATOS C 0 0 0 0 1 1 1 1 0 B 0 0 1 1 0 0 1 1 0 A 0 1 0 1 0 1 0 1 0 D0 D1 D2 D3 D4 D5 D6 D7 D0 SALIDA Y 0 1 0 1 0 0 1 0 0 VERIFICACIN

8 PASO: elabore una tabla similar a la tabla XVII, con los nuevos datos y verifique su cumplimiento. El nivel que corresponde a cada entrada D debe coincidir con la salida Y, cuando se selecciona su correspondiente direccin o entrada de seleccin.

3.2. Montar circuito con C.I. demultiplexor

3.2.1. Descripcin El circuito demultiplexor permite que el dato que se presenta en su nica entrada puede ser transferida a una de sus varias salidas, dependiendo de la combinacin de las entradas de seleccin.

51

Las entradas de seleccin definen que salida ser la que reciba los datos de la entrada en cada instante.

3.2.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS138. 2 PASO: arme el circuito de la figura 26, en su protoboard. Figura 26. Circuito de prueba de un demultiplexor.

3 PASO: conecte un Led con su resistencia en serie en cada salida Y, teniendo en cuenta que las salidas son negadas o tipo colector abierto. Cuando la salida es del tipo colector abierto o negada, la conexin del Led en la salida es como la figura 27.

52

Figura 27. Circuito de conexin para salida a colector abierto.

4 PASO: vare las entradas de seleccin, para todas las combinaciones binarias posibles. 5 PASO: colocar un nivel lgico 0 y luego un nivel lgico 1 a la entrada D, para indicar el valor de la entrada D, para cada combinacin de las entradas de seleccin. 6 PASO: verifique el cumplimiento de la tabla XVIII. Tabla XVIII. Tabla de estados en la salida de un demultiplexor 1X8. ENTRADA D 0 1 0 1 0 1 0 1 ENTRADA DE SELECCIN C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 Y0 0 1 1 1 1 1 1 1 Y1 1 0 1 1 1 1 1 1 Y2 1 1 0 1 1 1 1 1 SALIDAS Y3 1 1 1 0 1 1 1 1 Y4 1 1 1 1 0 1 1 1 Y5 1 1 1 1 1 0 1 1 Y6 1 1 1 1 1 1 0 1 Y7 1 1 1 1 1 1 1 0

53

54

4.

PRCTICA NM.4, MONTAJE Y COMPROBACIN DE CIRCUITOS CODIFICADORES Y DECODIFICADORES

4.1. Montar circuito con C.I. codificador con prioridad

4.1.1. Descripcin El codificador con prioridad es un C.I. que tiene M entradas y produce un cdigo de N salidas, cdigo que corresponde a cada una de las entradas. Cuando se presiona dos o ms entradas al mismo tiempo, el codificador con prioridad, codifica el valor que corresponde a la entrada de mayor valor.

4.1.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS148 en el manual de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito en el protoboard segn figura 28. Las entradas son activas en nivel bajo. Hay representaciones que son indicadas por un pequeo circulo en el smbolo del C.I. por lo tanto se conecta a un nivel lgico 0 para que tenga efecto sobre la salida, su forma de conexin para los diferentes niveles lgicos se representa en la figura 29.

55

Figura 28. Circuito de prueba de un codificador.

Figura 29. Circuito de conexin para entradas activas bajas.

3 PASO: conecte la entrada E1 a un nivel lgico 0 y Leds con sus respectivas resistencias en cada una de las salidas A0, A1 y A2 del circuito de la figura 28. Cuando la salida es del tipo colector abierto o negada, la conexin que se realiza con el Led es como la figura 27. 4 PASO: vari las entradas D, para observar la variacin de las salidas Y.

56

5 PASO: verifique el cumplimiento del funcionamiento segn tabla XIX. Tabla XIX. Tabla de estados en la salida de un codificador con prioridad. ENTRADAS D0 X X X X X X X 0 D1 X X X X X X 0 1 D2 X X X X X 0 1 1 D3 X X X X 0 1 1 1 D4 X X X 0 1 1 1 1 D5 X X 0 1 1 1 1 1 D6 X 0 1 1 1 1 1 1 D7 0 1 1 1 1 1 1 1 A2 0 0 0 0 1 1 1 1 SALIDAS A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1

Donde el valor X puede ser cualquier estado lgico ya sea un 0 o bien un 1. Cuando las salidas son activas en nivel bajo se debe tener en cuenta lo siguiente; nivel lgico bajo equivale al estado del Led encendido y nivel lgico alto equivale a estado del Led apagado.

4.2. Montar circuito con C.I. codificador sin prioridad

4.2.1. Descripcin El codificador sin prioridad es un circuito de M entradas y produce un cdigo de N salidas, cdigo que corresponde a cada una de las entradas.

57

Cuando se presiona dos o ms entradas al mismo tiempo, el codificador sin prioridad codifica un valor errado; que es la combinacin de los bits de ambas entradas.

4.2.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS32 o C.I. 4072 en el manual o gua de componentes electrnicos ECG o NTE. 2 PASO: arme en su protoboard el circuito de la figura 30. Figura 30. Circuito de prueba de codificador sin prioridad.

Las entradas son activas en nivel alto, conectado siempre a un nivel lgico 0 y al switch pasa momentneamente a un nivel lgico 1, como se puede observar en la figura 31.

58

Figura 31. Circuito de conexin para entradas activas altas.

3 PASO: conecte Leds con sus respectivas resistencias 330 en cada una de las salidas del circuito de la figura 30. 4 PASO: vari las entradas D, para observar la variacin de las salidas. 5 PASO: verifique el cumplimiento del funcionamiento segn tabla XX. Tabla XX. Tabla de estados en la salida de codificador sin prioridad. ENTRADAS D0 X X X X X X X X D1 0 1 0 0 0 0 0 0 D2 0 0 1 0 0 0 0 0 D3 0 0 0 1 0 0 0 0 D4 0 0 0 0 1 0 0 0 D5 0 0 0 0 0 1 0 0 D6 0 0 0 0 0 0 1 0 D7 0 0 0 0 0 0 0 1 A2 0 0 0 0 1 1 1 1 SALIDAS A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1

Donde el valor de X puede ser cualquier nivel lgico. 59

Otra opcin para el circuito de la figura 30, puede ser el circuito de la figura 32. Figura 32. Circuito codificador sin prioridad con compuerta OR.

4.3. Montar circuito con C.I. decodificador 3 a 8

4.3.1. Descripcin El circuito decodificador permite activar una de sus M salidas de acuerdo al cdigo de N bits que recibe en sus N entradas. Los bits del cdigo definen que salidas ser la que se activa en cada instante.

4.3.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS138 en su manual o gua de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito de la figura 33 en su protoboard.

60

Figura 33. Circuito de prueba decodificador 3 a 8.

3 PASO: conecte un Led con su resistencia de 330 en cada una de las salidas Y del circuito de la figura 33, teniendo en consideracin que las salidas son negadas o tipo colector abierto. Cuando la salida es activa en nivel bajo, del tipo colector abierto o negada, la conexin de los Leds es como el de la figura 29. 4 PASO: vare las entradas A, para todas las combinaciones binarias posibles. 5 PASO: verifique el cumplimiento de la tabla XXI, para los diferentes valores. Cuando las salidas son activas en nivel bajo se debe tener en cuenta que el nivel lgico bajo en el Led esta encendido y en nivel lgico alto el Led esta apagado.

61

Tabla XXI. Tabla de estados del decodificador 3 a 8. ENTRADAS A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y0 0 1 1 1 1 1 1 1 Y1 1 0 1 1 1 1 1 1 Y2 1 1 0 1 1 1 1 1 SALIDAS Y3 1 1 1 0 1 1 1 1 Y4 1 1 1 1 0 1 1 1 Y5 1 1 1 1 1 0 1 1 Y6 1 1 1 1 1 1 0 1 Y7 1 1 1 1 1 1 1 0

4.4. Montar circuito con C.I. decodificador BCD a decimal

4.4.1. Descripcin El circuito decodificador BCD a decimal, permite activar una de sus 10 salidas de acuerdo al cdigo de 4 bits que recibe que en sus 4 entradas. Los bits del cdigo definen que salida ser la que se active en cada instante.

4.4.2. Proceso de ejecucin 1 PASO: identifique las terminales del C.I. 74LS42 en el manual o gua de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito de la figura 34 en su protoboard.

62

Figura 34. Circuito de prueba decodificador BCD a decimal.

3 PASO: conecte un Led con su respectiva resistencia de 330 en cada una de las salidas Y del circuito de la figura 34, teniendo en consideracin que las salidas son negadas o de tipo colector abierto. Cuando la salida es del tipo colector abierto o negada, la forma correcta de conexin es como el de la figura 27. 4 PASO: vare las entradas A, B, C Y D, para todas las combinaciones binarias desde 0000 hasta 1111. 5 PASO: verifique el cumplimiento de la tabla XXII. Para valores mayores a cdigo binario 1001 todas las salidas tienen nivel alto. Las salidas del C.I. 74LS42 son activas en nivel bajo.

63

Tabla XXII. Tabla de estados del decodificador BCD a decimal. ENTRADAS D 0 0 0 0 0 0 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 B 0 0 1 1 0 0 1 1 0 0 A 0 1 0 1 0 1 0 1 0 1 Y0 0 1 1 1 1 1 1 1 1 1 Y1 1 0 1 1 1 1 1 1 1 1 Y2 1 1 0 1 1 1 1 1 1 1 Y3 1 1 1 0 1 1 1 1 1 1 SALIDAS Y4 1 1 1 1 0 1 1 1 1 1 Y5 1 1 1 1 1 0 1 1 1 1 Y6 1 1 1 1 1 1 0 1 1 1 Y7 1 1 1 1 1 1 1 0 1 1 Y8 1 1 1 1 1 1 1 1 0 1 Y9 1 1 1 1 1 1 1 1 1 0

4.5. Montar circuito con C.I. decodificador excitador BCD a 7 segmentos

4.5.1. Descripcin El circuito decodificador BCD a 7 segmentos, permite activar varias salidas a la vez, de las 7 salidas que tienen para conectarse a un display de 7 segmentos. Las salidas se activan de acuerdo al cdigo en 7 segmentos, en concordancia al cdigo BCD de 4 bits que recibe en sus entradas, y que corresponde a la forma del smbolo que presentara en el display. El cdigo BCD permite representar los nmeros decimales en 4 bits.

64

4.5.2. Proceso de operacin 1 PASO: identifique las terminales del C.I. 74LS47 y del display de nodo comn, en el manual o gua de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito de la figura 35 en su protoboard. Figura 35. Circuito de prueba decodificador excitador BCD a 7 segmentos.

Al pulsar el pulsador, lamp test o LT correspondiente a la terminal 3 del circuito de la figura 35, todos los segmentos del display se encienden. 3 PASO: variar los estados lgicos con lo switch de las entradas A, B, C y D, para obtener diferentes indicaciones numricas en el display de la figura 35. 4 PASO: verifique el cumplimiento de la tabla XXIII con el circuito de la figura 35, cerrando y abriendo los switch.

65

Tabla XXIII. Tabla de estados del decodificador BCD a 7 segmentos. No. PRUEBA 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 ENTRADAS C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 SALIDA DISPLAY

Para la combinacin binaria de entrada 1001 hasta 1111, la presentacin en el display presenta signos especiales, como se puede observar en la tabla XXIII.

66

4.6. Display de siete segmentos Los display de siete segmentos son indicadores numricos, con un nmero de siete diodos Leds conectados entre si para tener una terminal en comn, estos se fabrican de dos tipos: nodo comn o ctodo comn. Cada terminal del display tiene una identificacin con una letra segn el lugar del segmento, como se puede observar en la figura 36. Figura 36. Identificacin de cada terminal en un display de siete segmentos.

4.6.1. Display de siete segmentos nodo comn Este tipo de display tiene una terminal en comn con respecto a las restantes terminales como se puede observar en la figura 37, cada uno de sus segmentos es activo con un nivel lgico cero. La terminal en comn es conectada al borde positivo de la fuente de alimentacin, mientras que cada terminal de los segmentos es conectada una resistencia de 150 generalmente y esta es llevada a la salida de cada terminal del circuito integrado, como se observa en la figura 35. 67

Figura 37. Conexin interna de un display nodo comn.

4.6.2. Display de siete segmentos ctodo comn Este tipo de display tiene una terminal en comn con respecto a las terminales restantes como se puede observar en la figura 38, cada uno de sus segmentos es activo con un nivel lgico uno. La terminal en comn es conectada al borde negativo de la fuente de alimentacin, mientras que cada terminal de los segmentos es conectada una resistencia de 150 generalmente y esta es llevada a la salida de cada terminal del circuito integrado. Figura 38. Conexin interna de un display ctodo comn.

68

5.

PRCTICA NM.5, MONTAJE Y COMPROBACIN DE CIRCUITOS CON FLIP FLOP ASINCRONOS

5.1. Armar circuito flip flop con compuerta NAND

5.1.1. Descripcin Un flip flop con compuerta NAND, es un circuito elemental de memoria, que permite mantener en valor lgico su salida por todo el tiempo necesario, mientras no se propicie su cambio. Tiene una entrada con nombre establecer (E); que permite poner a su salida principal (Q) a un nivel lgico 1, como una segunda entrada con nombre reestablecer (R); que permite poner a su salida principal (Q) a un nivel lgico 0. Para conseguir que la Q se mantenga en un nivel lgico 0 y no realice ningn cambio frente las diferentes combinaciones en su entrada E, la entrada R debe de estar en un nivel lgico 0. En un flip flop la salida principal (Q) y la salida secundaria (Q) son siempre complementarias, para el registro bsico NAND, como tambin se conoce a esta configuracin, las entradas E y R en un nivel lgico 0 no se usa, porque no cumple con el funcionamiento de un flip flop.

5.1.2. Proceso de operacin 1 PASO: identifique las terminales del C.I. 74LS00 en el manual o gua de componentes electrnicos ECG.

69

2 PASO: arme el circuito de la figura 39 en su protoboard. Figura 39. Circuito de prueba de registro bsico con NAND.

3 PASO: compruebe el cumplimiento de la tabla de verdad, tabla XXIV; manteniendo las entradas en los niveles lgicos 1. A: mantenga la entrada E en un nivel lgico 1 y R con un nivel lgico 1; las salidas se mantendr, no habr cambio. B: cambie por un momento el nivel lgico de la entrada E a un nivel lgico 0 y luego retorne la entrada E a un nivel lgico 1, la salida Q debe de ser un nivel lgico 1. C: cambie por un momento la entrada R a un nivel lgico 0 y luego retorne a un nivel lgico 1, la salida Q debe de ser un nivel lgico 0. Tabla XXIV. Tabla de estados de un registro bsico con NAND. ENTRADAS E 1 0 1 0 R 1 1 0 0 1 0 Indeterminado Q No hay cambio 0 1 SALIDAS Q

70

5.2. Armar circuito flip flop con compuerta NOR

5.2.1. Descripcin Un flip flop con compuerta NOR, permite almacenar un bit, manteniendo el valor en su salida Q por todo el tiempo necesario mientras no se propicie su cambio. En el registro bsico NOR; las entradas E y R en un nivel lgico 0, mantienen la salida sin cambio y la combinacin en la cual E y R se encuentran en un estado lgico 1 el funcionamiento es indeterminado.

5.2.2. Proceso de operacin 1 PASO: identifique las terminales del C.I. 74LS02 en el manual de componentes electrnicos ECG o NTE. 2 PASO: arme el circuito de la figura 40 en su protoboard. Figura 40. Circuito de prueba de registro bsico con NOR.

71

3 PASO: compruebe el cumplimiento de la tabla de verdad, tabla XXV; manteniendo siempre las entradas en los valores lgicos 0. A: mantenga las entradas E y R siempre en un nivel lgico 0; y las salida se mantendr, no habr cambio. B: cambie por un momento el nivel lgico de la entrada E a un nivel lgico 1 y luego retorne la entrada E a un nivel lgico 0, la salida Q debe de ser un nivel lgico 1. C: cambio por un momento en nivel lgico de la entrada R a un nivel lgico 1 y luego retorne la entrada R a un nivel lgico 0, la salida Q debe de ser un nivel lgico 0. Tabla XXV. Tabla de estados de un registro bsico con NOR. ENTRADAS E 0 1 0 1 R 0 0 1 1 1 0 Indeterminado Q No hay cambio 0 1 SALIDAS Q

5.3. Entradas asncronas y sncronas Los sistemas digitales pueden operar en forma asncrona o sncrona, y adems las que operan en forma sncrona, pueden operar bajo ciertas condiciones en forma asncrona y para ello deben tener entradas asncronas y entradas sncronas.

72

5.3.1. Operacin asncrona Un sistema digital opera en forma asncrona cuando las salidas de los circuitos lgicos cambian de estado en cualquier momento, en el instante en el que una o ms entradas cambian del sistema.

5.3.1.1. Entradas asncronas Son aquellas entradas, cuyo efecto en las salidas se produce

inmediatamente despus de variar el valor lgico en la entrada, sin necesidad de seal de sincronismo. Las entradas asncronas de un flip flop son la terminal clear o CLR, que permite poner un nivel lgico 0 la salida principal, y la terminal preset o PR, que permite poner un nivel lgico 1 la salida principal. Cuando en alguna terminal del smbolo de los flip flop se tienen un circuito pequeo, se dice que es activo en nivel bajo, por lo tanto para una operacin normal las terminales PR y CLR deben estar conectadas a valor nivel lgico 1 solo momentneamente se debe conectarse a un nivel lgico 0 para limpiar la salida principal o colocar un nivel lgico 1 en la salida principal.

5.3.2. Operacin sncrona Los sistemas digitales sncronos tienen tiempos exactos en que sus salidas pueden cambiar de estado, estos tiempos estn determinados por una seal de pulsos que dan el sincronismo, llamada: reloj, clock, tren de pulsos, pulsos de reloj, etc.

73

5.3.2.1. Entradas sncronas Son aquellas entradas, cuyo efecto en las salidas se produce despus de variar el nivel lgico en la entrada y recibir el flanco correspondiente, requisito sin el cual los cambios en el valor lgico en la entrada no tienen efecto. La entrada clock o de reloj es una entrada asn