Examen simulado

ESCUELA SUPERIOR POLITÉCNICA DEL LITORAL

SISTEMAS DIGITALES I

PROFESORA: ING. SARA RÍOS

PROBLEMA #4

TABLA DE RESULTADOS: CODIGO VHDL:

Entrada ‘D’

C=1 Salida ‘Q’

C=0 Salida ‘Q’

0000 0000 00010001 0001 00100010 0011 00110011 0010 01000100 0110 01010101 0011 01100110 0100 01110111 0101 1000

SIMULACIÓN:

C=1

C=0




PROBLEMA #3

CODIGO VHDL:

SIMULACION:




PROBLEMA #2

CÓDIGO VHDL:

SIMULACIÓN:




CODIGO VHDL:

SIMULACION

SIMULACION:




CODIGO VHDL:




SIMULACION:

PROBLEMA #1

CODIGO VHDL:




SIMULACIÓN:

CODIGO VHDL:




SIMULACION:

CODIGO VHDL:




SIMULACION:

Examen simulado

Documents

Transcript of Examen simulado