Capitulo 6

19

Transcript of Capitulo 6

Page 1: Capitulo 6
Page 2: Capitulo 6

Al finalizar el capitulo el estudiante estará

familiarizado con las diferentes fuentes de

interrupciones que existen en esta familia, sus

aplicaciones, propiedades y formas de

utilizarlas, configurarlas e identificarlas en el

momento de su ocurrencia.

Page 3: Capitulo 6

Para iniciar el estudio del presente capitulo es

necesario que el lector posea una comprensión

general de las características propias de esta familia

de microcontroladores y su programación.

Page 4: Capitulo 6

En esta sección se explicara el sistema de integración modular, elcual soporta hasta 24 interrupciones internas y externas, junto con laC.P.U, los controles S.I.M. y todas las actividades de la M.C.U. acontinuación se le ilustra un diagrama que muestra un resumen delos riesgos de I /O existentes en la S.I.M. La S.I.M es un sistema decontrol de estados que coordina a la CPU, y es responsable de:

Generación del reloj de bus, control de la CPU y periféricos.

Arranque, parada, espera, y ruptura de entrada y de recuperación.

Control del reloj interno

Control maestro de reset, incluyendo el Power-on-reset y el tiempo de rebosamiento del COP.

Control de interrupciones.

Habilitación y deshabilitación de tiempos en la CPU.

Page 5: Capitulo 6
Page 6: Capitulo 6

Una interrupción cambia temporalmente la

secuencia del programa en ejecución y va a

responder a un evento particular. Es decir, se le

emplean a veces para interrumpir el procesamiento

normal o para responder a algún evento inusual. Los

microcontroladores por lo general pueden ser

interrumpidos mediante diferentes fuentes de

interrupción.

Page 7: Capitulo 6
Page 8: Capitulo 6
Page 9: Capitulo 6
Page 10: Capitulo 6

Dirección $FE04

IF1, IF3 A IF5: BANDERAS DE INTERRUPCIÓN

Estas banderas indican cual fue la interrupción que ocurrió según la fuente que se ilustra en la tabla anterior.

Los bits 0.1, 3 y 7 siempre son leídos como cero (0)

Page 11: Capitulo 6
Page 12: Capitulo 6

Dirección $FE05

IF14: BANDAS DE INTERRUPCION

Esta bandera indica cual fue la interrupción que

ocurrió según la fuente que se ilustra en la tabla

anterior los bits (0.6) siempre son leídos como cero

(0).

Page 13: Capitulo 6
Page 14: Capitulo 6

Dirección $FE06

IF15: BANDERAS DE INTERRUPCION

Esta bandera indica cual fue la interrupción que

ocurrió según la fuente que se ilustra en la tabla

anterior los bits (1.7) siempre son leídos como cero

(0)

Page 15: Capitulo 6

La S.W.I es una instrucción no enmascarable que

causa una interrupción indiferente del estado que

posea el bit I (BIT bandera de interrupción), en la

condición de registro de código.

Una interrupción por software envía el PC (contador

de programa) al stock. Una interrupción por software

no aplica al PC = PC – 1, cosa que si hace una

interrupción por hardware.

Page 16: Capitulo 6

Todas las fuentes de reset son las que tienen igual o

mayor prioridad sobre las demás y no pueden ser

omitidas de ninguna forma. El reset obliga a que el

bit I tome el valor “1” lógico y en “0” lógico todos los

bits que permiten la habilitación de interrupciones

locales a fin de prevenir interrupciones durante el

proceso de inicialización. Cuando el bit I esta en uno

(1) ninguna interrupción (excepto SWI) es

reconocida. Aunque pueda registrarse a la fuente de

interrupción, su pedido hasta que el bit I se ponga

en cero (0).

Page 17: Capitulo 6

Se debe tener en cuenta que si se produce una

interrupción mientras la CPU está ejecutando una

introducción, la introducción será completada antes

de que la CPU responda al pedido de interrupción.

Las interrupciones pueden ser deshabilitadas en

conjunto colocando el bit I del CCR en “1” lógico, o

colocando en ceros los bits de control de habilitación

de cada fuente de interrupción

Page 18: Capitulo 6

Una de las principales ventajas del uso de losmicrocontroladores freescale consiste en que el manejode su conjunto de interrupciones, ya sean internas oexternas, se encuentran totalmentesectorizadas, facilitando con ello la identificación de lainterrupción, mayor rapidez de atención, mayorestructuración del software en forma modular, etc.

Gracias a los riesgos de interrupción 3, 2 y 1 se puedetambién verificar en forma jerárquica a la ocurrencia deestos eventos que provocan la interrupción, definiendo elusuario la propiedad, aunque internamente el micro-controlador esta jerárquica ya esta preestablecida.

Page 19: Capitulo 6

Presentado por :

Andres A. Niño N

Tecnólogo en Automatización

Industrial

148904

CIMM