Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

23

CAPTULO 2

DISEO DEL AMPLIFICADOR OPERACIONAL

2.1.- Introduccin. A la hora de analizar las ecuaciones de los MOS vamos a considerar varias

simplificaciones que nos van a facilitar el desarrollo de los montajes. Hemos obviado los siguientes efectos de segundo orden.

- El primero es el efecto sustrato y aparece cuando el sustrato de los NMOS no

esta a la misma tensin que la mnima del circuito y en los PMOS igual pero con la mxima. Para tener en cuenta este efecto tendramos que utilizar la siguiente expresin:

Vth = Vth0+*((2*F+VSB) - (2* F)) donde es el coeficiente del efecto sustrato y su valor tpico oscila entre 0.3 y 0.4 V1/2

- El segundo es la modulacin de longitud de canal y es consecuencia del

gradual decrecimiento que experimenta el canal de inversin como consecuencia del incremento de potencial entre puerta y drenador. En la ecuacin de saturacin

Id = 1/2*p*Cox*W/L*(Vgs Vtn )2 tenemos que L = L-L y L/L = Vds donde representa la variacin relativa de longitud para un incremento dado en Vds. La ecuacin anterior quedara:

Id = 1/2*p*Cox*W/L*(Vgs Vtn )2*(1+ Vds) - El tercero es la conduccin subumbral y es debida a las corrientes que

circulan por el dispositivo entre drenador y fuente aun cuando Vgs ha cado algo por debajo de Vth. Podemos formular estas corrientes como una exponencial:

Id = I0exp(Vgs/Vt) con Vt = kT/q Los dems efectos secundarios que puedan aparecer en tecnologas MOS no

van a ser estudiados ni considerados. 2.2.- Desarrollo de opamps diferenciales

A continuacin vamos a ir detallando cada uno de los amplificadores que hemos ido construyendo hasta llegar al definitivo. Hemos empezado con circuitos muy bsicos para aprender a disear sus parmetros y as conseguir la ganancia y ancho de banda deseados. Todos los montajes son diferenciales por las ventajas que traen consigo: alto rechazo al ruido ambiental, grandes rangos de salida...

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

24

2.2.1 Opamp diferencial pmos. Para este circuito hemos utilizado un espejo de corriente simple que alimenta

al amplificador. El papel que juega la fuente de corriente es para suprimir el efecto de las variaciones de nivel del modo comn de entrada en las operaciones de los transistores del amplificador y en el nivel de salida El transistor de la izquierda esta configurado como un diodo con la conexin puerta-fuente para que est siempre en saturacin y el de la derecha tiene el doble de ancho para conseguir el doble de corriente entrando al par diferencial y as conseguir que el montaje consuma menos. Sus longitudes son el doble de la mnima.

Todos los transistores son pmos porque as conseguimos subir el rango de la

seal de salida. Los transistores tienen que estar en saturacin para que funcione

correctamente y para ello se tiene que cumplir la inecuacin que sale de la condicin de saturacin.

Vds > Vgs VtP Vmc(out)< Vmc(in) + VtP El valor de Vtp que hemos cogido para todos los montajes es 0.9Voltios. En principio queremos tener un modo comn de salida de 1.25V que es justo

la mitad entre alimentacin y tierra. Trabajando en ese punto medio las oscilaciones de la salida tendrn ms probabilidad de permanecer dentro del rango permitido. Por eso elijo el modo comn de entrada de 400mV. Hay que recordar que cuanto mas se parezcan la Vi+ y la Vi- mas lineal ser el circuito.

La carga del par diferencial la lleva a cabo las resistencias, tenemos que darle

su valor en funcin del Vmcout y de la corriente. En la grafica 2.1 hemos representado el anlisis AC para saber cual es la

respuesta en frecuencia de nuestro amplificador. La ganancia obtenida con este montaje es de 20dB y el producto ganancia por ancho de banda es 107.7MHz.

Las ventajas claras de este montaje es la sencillez que tiene y adems

conseguimos unos resultados buenos sin consumir demasiado. El problema es que para nuestra aplicacin se queda corto tanto en ganancia

como en ancho de banda y aunque aumentemos los tamaos y el consumo no conseguiremos una mejora suficiente.

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

25

Dibujo 2.1 Grafica 2.1

2.2.2 Opamp diferencial con diodo de carga. La carga en un par diferencial no necesita ser implementada por resistencias

lineales. Se pueden utilizar conexiones diodo o fuentes de corriente como carga. Ahora la ganancia diferencial de pequea seal vendr dada por una relacin de aspecto entre los tamaos de los transistores P y los N. Como la longitud es la misma e intentamos que sea la mnima posible y los coeficientes de movilidad son constantes lo nico que puedo moldear es el ancho de los transistores para conseguir la mxima ganancia y ancho de banda posible.

La grafica 2.3 corresponde con el primer montaje realizado, en l tenemos los

mismos tamaos y la misma fuente de corriente que en el opamp diferencial pmos, esto es Iq=100A y la W de los transistores conectados a la entrada de 253.9m. Los conexin diodo tienen W=3m. De esta forma conseguimos alcanzar GBW=394.68MHz y gain=10.62dB. Es excesivamente rpido y con una ganancia insuficiente para que el sample and hold funcione correctamente.

En un principio no habamos estudiado en profundidad las repercusiones que

tenia en el S&H una ganancia baja por lo que nos centrbamos en buscar el opamp con el suficiente ancho. Por ello montamos el dibujo 2.2 que tiene corriente y anchos menores. Los resultados de la simulacin AC se muestran en la grafica 2.2 y son: gain=4dB y GBW=188.94MHz. El ancho es mas cercano al deseado pero la ganancia

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

26

es demasiado pequea a cambio hemos ganado en bajo consumo y poco espacio en fabricacin.

Dibujo 2.2

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

27

Grafica 2.2 Grafica 2.3

Cuando nos vimos en la necesidad de alcanzar ganancias mucho mayores

comprobamos que en este montaje por mucha corriente inyectada no consegua la ganancia necesaria por tener unas impedancias de salida bajas. El estudio terico revela que la ganancia es directamente proporcional a la gm y a las resistencias de salida de los NMOS y PMOS en paralelo.

Por ltimo hay que aadir que el voltaje consumido por la conexin diodo de

carga crea una compensacin entre la oscilacin del voltaje de salida, la ganancia y el rango de modo comn de entrada.

2.2.3 Opamp diferencial con fuentes de corriente de carga. Para conseguir incrementar la ganancia tenemos que incrementar la

impedancia de carga de la fase de la fuente de corriente. Con una resistencia o con una conexin diodo como carga tenemos el problema de que incrementar la resistencia de carga limita el rango de voltaje a la salida.

Una manera prctica de solucionarlo es reemplazar la carga por una fuente de

corriente. Los transistores que la implementan tienen que estar en saturacin. La resistencia de los NMOS es la que aumentamos para obtener la ganancia

pero habr que vigilar la capacidad parsita que se introduce en el nodo de salida. La ecuacin de ganancia es:

Av = -gmN*(roN || roP) Hemos utilizado los mismos tamaos que para el opamp anterior tanto en la

dolarizacin como en la parte amplificadora como se muestra en el dibujo 2.3 y as podemos en cierta manera comparar los resultados. Para polarizar los NMOS tenemos

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

28

que aadir un circuito que se encarga de comparar el punto medio de la salida con el modo comn que queremos y luego amplifica la diferencia.

Las inecuaciones relevantes a seguir para mantener saturados los transistores

son: VoVb-Vtn. A primera vista podramos concluir que lo mejor seria aumentar Vin para conseguir mayor rango a la salida pero hay que tener en cuenta otros efectos apreciados en la ecuacin de corriente del PMOS: Id = 1/2*p*Cox*W/L*(Vsg VtN )2

Como la corriente tiene que ser la misma y los tamaos no varan si

aumentamos Vin (Vg) tendramos que aumentar Vd y se cortara el transistor del espejo de corriente.

Dibujo 2.3 En la grafica 2.4 tenemos el anlisis AC que nos sirve para comprobar que la

ganancia ha aumentado mucho manteniendo las W de los transistores gracias a las fuentes de corriente de carga. As conseguimos una ganancia de 34.38dB y GBW=37.17 MHz.

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

29

Grafica 2.4 2.2.4 Opamp diferencial cascode. Para incrementar la ganancia y poder mantener un ancho de banda aceptable

recurrimos a un incremento de la impedancia de salida de los transistores PMOS y NMOS mediante un cascodo. La ganancia queda determinada por la siguiente ecuacin:

|Av| gm1*[(gm3*ro3*ro1) || (gm5*ro5*ro)] El incremento sustancial de la ganancia gracias al par cascodo va en

detrimento al mayor consumo en la parte de cabecera. En el dibujo 4.4 vemos como seria esta montaje pero no vamos a simularlo

puesto que necesitara unos circuitos de dolarizacin para Vb1, Vb2 y Vb3 que ya desarrollaremos mas adelante para otro opamp de menor consumo.

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

30

Dibujo 4.4 2.2.5 Opamp diferencial realimentado. Este es el montaje anterior al definitivo. En l, hemos utilizado una

realimentacin para poder disminuir el consumo total. Para su correcto funcionamiento hemos de mantener todos los transistores en saturacin menos el M7 (siempre que hablamos de un transistor en realidad estamos refirindonos a la pareja de transistores que son exactamente iguales y son necesarios para un montaje diferencial).que tiene que estar en la regin hmica.

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

31

Dibujo 4.5 Vamos a describir todas las ecuaciones en las que nos hemos basado para

polarizar correctamente el opamp del dibujo 4.5: Los datos que tenemos fijos son: Vdd = 2.5V; VtN = 0.69V; L = 1.2 m; 1/2*n*Cox = 57 A/V2; 1/2*p*Cox = 19.2 A/V2 M1. Iq = 1/2*p*Cox A/V2 *(W1 m /L1 m)*(Vdd Vb1 VtN)2 Iq = 19.2 A/V2 *(W1 m /1.2 m)*(2.5 Vb1 0.9)2 Vmc < Vb1+0.9 M3. Iq = 57 A/V2 *(W3 m /1.2 m)*(Vmcin Vs3 0.69)2 Vmc > Vmcin-0.69 M5. Iq = 57 A/V2 *(W5 m /1.2 m)*(Vb2 Vs5 0.69)2 Vs3 > Vb2-0.69

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

32

M7. Iq = 1/2*n*Cox A/V2 *(W7 m /L7 m)*(2*(VgsVtN)Vds-Vds2) Iq = 57 A/V2 *(W7 m /1.2 m)*(2*(Vmc0.69)Vs5- Vs52) Vs5 < Vmc-0.69 Tenemos mas incgnitas que ecuaciones esto significa que debemos asignar

valores a parmetros del circuito de manera que consigamos la dolarizacin deseada, con el mayor rango de tensin a la salida y el menor consumo. Lo primero que hacemos es darle un valor a la corriente de dolarizacin, tomamos 100 A para que no consuma demasiado pero poder llegar a una alta ganancia. Para obtener Vb1 de las ecuaciones de M1 le damos a W1 un valor suficientemente alto como para que conduzca la Iq a altas frecuencias. Con Vb1 tenemos limitado el modo comn de salida por arriba.

La siguiente suposicin esta basada en la realimentacin. El valor de Vs5

puede ser muy bajo porque aun as se mantendra en zona hmica M7 pero tenemos que conseguir que al menos valga ~0.1V para que M7 no dependa tanto del modo comn de salida. Con Vs5 y dndole un valor a W5 podemos sacar Vb2 de las ecuaciones de M5 y tambin un valor mnimo para Vs3

De M3 sacamos un mnimo para Vmc una vez tengamos Vmcin. Para ello

utilizamos un Vs3 algo mayor al mnimo y una W3 alta para conseguir ganancia. Por ultimo sacamos otro mnimo para Vmc de M7. Utilizando el mnimo ms

restrictivo y el mximo podemos escoger el modo comn de salida mas apropiado. Situando el Vmcout en la mitad del rango entre dolarizacin y tierra no nos asegura un mejor funcionamiento por eso tenemos que escogerlo una vez sepamos el rango real de salida y situarlo en su medio.

La grafica 2.5 es una simulacin AC con los siguientes parmetros: W1 = 100.05 m; W3 = 199.95 m; W5 = 169.95 m; W7 = 41.25 m; Iq = 100 A; Vb2 = 900 mV; Vmc = 1.519 V; Vmcin = 1.3 V Este opamp tiene gain = 41.15 dB y GBW = 176.26 MHz

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

33

Grafica 2.5 Para calcular el rango lineal de salida hacemos un anlisis dc cogiendo como

componente la fuente de tensin de entrada y el parmetro el DC voltage. Durante 48mV la salida tiene un comportamiento lineal. Ver grafica 2.6

Grafica 2.6

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

34

2.2.6 Opamp diferencial realimentado cascode. En el estudio del sample and hold veremos que para conseguir un buen

funcionamiento del montaje definitivo tenemos que alcanzar con nuestro opamp real ganancias superiores a los 50dB y anchos de banda de ms de 300MHz. Para eso tenemos que recurrir a este ltimo y definitivo montaje. En l incorporamos al montaje anterior un par de PMOS en cascada y otro par NMOS tambin en cascada. Como ahora tenemos mas tensiones de dolarizacin tenemos que crear nuevos circuitos para atacar a la parte amplificadora. Hemos decidido, para no complicar tanto el diseo, que solo vamos a polarizar con un espejo de corriente los PMOS mientras que la parte NMOS llevar tan solo fuentes de tensin. El diseo se muestra en el dibujo 2.6.

Dibujo 2.6 Vamos a describir todas las ecuaciones en las que nos hemos basado para

polarizar correctamente el opamp del dibujo 2.6:

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

35

Los datos que tenemos fijos son: Vdd = 2.5V; VtN = 0.69V; L = 1.2 m; 1/2*n*Cox = 57 A/V2; 1/2*p*Cox = 19.2 A/V2 M1. Iq = 1/2*p*Cox A/V2 *(W1 m /L1 m)*(Vdd Vb1 VtN)2 Iq = 19.2 A/V2 *(W1 m /1.2 m)*(2.5 Vb1 0.9)2 Vs3 < Vb1+0.9 M3. Iq = 19.2 A/V2 *(W3 m /1.2 m)*( Vs3 Vb2 0.9)2 Vmc < Vb2+0.9 M5. Iq = 57 A/V2 *(W5 m /1.2 m)*(Vb3 Vs5 0.69)2 Vmc > Vb2-0.69 M7. Iq = 57 A/V2 *(W7 m /1.2 m)*(Vmcin Vs7 0.69)2 Vs5 > Vmcin-0.69 M9. Iq = 57 A/V2 *(W9 m /1.2 m)*(Vb4 Vs9 0.69)2 Vs7 > Vb4-0.69 M11. Iq = 1/2*n*Cox A/V2 *(W11 m /L11 m)*(2*(VgsVtN)Vds-Vds2) Iq = 57 A/V2 *(W11 m /1.2 m)*(2*(Vmc0.69)Vs9- Vs92) Vs9 < Vmc-0.69 M13. I = 19.2 A/V2 *(W13 m /1.2 m)*( 2.5 Vb2 0.9)2 M14. Iq = 19.2 A/V2 *(W14 m /1.2 m)*( 2.5 Vb1 0.9)2 M15. Iq = 19.2 A/V2 *(W3 m /1.2 m)*( Vs3 Vb2 0.9)2 Vb1 < Vb2+0.9 Lo primero que vamos a disear es el espejo de corriente cascode. Para ello

tomamos como corriente de dolarizacin lo suficientemente alta para tener la ganancia necesaria. Tanto la intensidad de corriente de referencia que ataca al M13 como el ancho del mismo sirven para modular el valor de Vb2, que tendr que ser alto para aumentar el rango de salida ya que esa tensin atacar a M3. Con W14 y W15 vamos a obtener Vb1 y seguiremos el mismo razonamiento que con Vb2 con la diferencia de que habr una realimentacin en el drenador de M15 que podra hacer que entrara en corte. Una vez tengamos los tres PMOS en saturacin con el mximo posible de tensin en Vb1 y Vb2 pasamos a la parte del amplificador.

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

36

Como W14 y W15 ya estn dimensionados en la dolarizacin W1 y W3 solo tenemos que ponerlos al mismo valor respectivamente. De la ecuacin de M3 sacamos la primera condicin que tiene que cumplir el modo comn a la salida.

Como ya vimos en el opamp realimentado, el valor de Vs9 puede ser muy bajo

porque aun as se mantendra en zona hmica M11 pero tenemos que conseguir que al menos valga ~0.1V para que M11 no dependa tanto del modo comn de salida. Con Vs9 y dndole un valor a W9 podemos sacar Vb4 de las ecuaciones de M9 y tambin un valor mnimo para Vs7. De la ecuacin de M11 sacamos la segunda condicin que limita el rango del modo comn de salida. El parmetro W11 tiene un cierto grado de libertad para su eleccin, as que despus de ciertas pruebas se elegir el adecuado.

Asignamos a Vs7 un valor algo mayor al mnimo y a W7 un valor alto para

mayor ganancia lo aplicamos a la ecuacin de M7 y nos da Vmcin. Con los datos anteriores queda limitado Vs5 y tambin lo elegimos algo

superior al mnimo. Con las ecuaciones de M5 y tomando W5 mas pequeo que W7, ya que forma parte del cascodo y no necesita grandes tamaos, se saca Vb3 y queda el amplificador totalmente definido.

Los valores que hemos elegido para disear el amplificador definitivo usado

en el sample and hold que funciona correctamente son: W1 = 300.6 m; W3 = 200.55 m; W5 = 180.9 m; W7 = 400.05 m; W9 = 467.85 m; W11 = 120.9 m; W13 = 16.05 m; W14 = 300.6 m; W15 = 200.55 m Iq = 300 A; Iref = 100 A; Vb3 = 1.5 V; Vb4 = 900 mV; Vmc = 1.77 V; Vmcin = 1.13 V Este opamp tiene gain = 61.4 dB y GBW = 316.6 MHz (ver grafica 2.7) Tiene un rango lineal de salida de 48mV que se aprecia en la grafica 2.8.

Sample and Hold diferencial balanceado ______________________________________________________________________

___________________________________________________________________ Capitulo 2

37

Grafica 2.7

Grafica 2.8