7.6. Memorias RAM - Instituto Universitario de ...€¦ · – Tiempo de acceso de selección de...

Electrónica Industrial, 4º ETSII

®«Roberto Sarmiento» 1

1ULPGC Electrónica Industrial - 4º ETSII

7.6. Memorias RAM

7.6.1.Introducción a las memorias7.6.2. Memorias ROM [ Wakerly 10.1 pág. 833]

7.6.2.1. Estructura interna [ Wakerly 10.1.2 pág. 837]

7.6.2.2. Tipos comerciales de ROM [ Wakerly 10.1.4 pág. 841]

7.6.2.3. Temporización y entradas de control [ Wakerly 10.1.5 pág. 845]

7.6.3. Tipos de memoria [ Wakerly 10.2 pág. 854]7.6.4. RAM Estática

7.6.4.1.Entradas y salidas de la RAM estática [ Wakerly 10.3.1 pág. 854]7.6.4.2.Estructura interna de la RAM estática [ Wakerly 10.3.2 pág. 856]7.6.4.3.Temporización de la RAM estática [ Wakerly 10.3.3 pág. 858]

7.6.5. RAM Dinámica 7.6.5.1.Estructura interna de la RAM dinámica [ Wakerly 10.4.1 pág. 866]7.6.5.2.Temporización de la RAM dinámica [ Wakerly 10.4.2 pág. 868]7.6.5.3.DRAM síncronas [ Wakerly 10.4.3 pág. 871]


7.6.1. Introducción a las memorias

• Organización básica de las memorias

• Concepto de capacidad• Concepto de bit, byte y word (palabra)





• Operación de lectura en memoria



• Operación de escritura en memoria




7.6.2. Memorias ROM • Almacenamiento de programas

– “Boot” en PCs y todo el programa en sistemas empotrados

• La ROM es un circuito combinacional– Puede desarrollar cualquier función


• Circuito lógico

7.6.2. Memorias ROM




PDP-11 boot ROM(64 palabras, 1024 diodos)

7.6.2.1. Estructura interna

000 001010011100101110111


• Decodificación en dos dimensiones


000XXXX001XXXX010XXXX011XXXX100XXXX101XXXX110XXXX111XXXX




• Posible composición de una ROM de 32Kx8



• Actualmente las ROM usan transistores MOS• 256K bytes, 1M byte, o mayor





7.6.2.2. Tipos comerciales de ROM

• Operación de lectura en una memoria flash

EPROMS y EEPROMs



• ROMs programablesy borrables

• Usan transistoresMOS de puertaflotante

EPROMS y EEPROMs





• Programación y desprogramación de la memoria flash

EPROMS y EEPROMs






• Programación: se aplica una mayor tensión para almacenar un uno en la puerta flotante– Por ejemplo, VPP = 12 V– En los chips más recientes hay circuitería específica para hacer esto

• Borrado:– Byte-byte– Todo el chip (“flash”)– Un bloque (típicamente 32K - 66K bytes) a un tiempo

• La programación y el borrado son más lentas que la lectura (milisegundos frente a decenas de nanosegundos)


Programación de las EPROMS






• Señales de control y de entrada/salida de las ROM

7.6.2.2. Temporización y entradas de control


• Temporización– Tiempo de acceso de dirección, tAA

– Tiempo de acceso de selección de chip, tACS

– Tiempo de habilitación de salida, tOE

– Tiempo de deshabilitación de salida, tOZ

– Tiempo de retención de salida, tOH

7.6.2.2. Temporización y entradas de control




7.6.3. Tipos de memoria

• RAM = “Random Access Memory”• Volatilidad

– La mayorías de las RAM pierden el contenido al quitar la tensión

– NVRAM = RAM + batería– EEPROM: ROM eléctricamente reprogramables

• SRAM (RAM Estática)– El comportamiento de la memoria es como el de los latches o

flip-flops

• DRAM (Memoria Dinámica)– El contenido se almacena durante unos pocos milisegundos– Necesitan “refrescarse” mediante lecturas y escrituras repetidas


7.6.4. RAM Estática (SRAM)

Entradas y salidas





• Los bits de memoria se comportan con latches no como flip-flops– Número de transistores por celda reducido.

• Implicaciones para las operaciones de escritura:– La dirección debe estar estable antes de escribir el

dato– El dato debe estar estable antes del fin de la

escritura

Comportamiento funcional



Estructura interna





• Líneas de control de la SRAM– Chip select– Output enable– Write enable

Estructura interna



• Similar a la de una memoria ROMTemporización: Lectura





• La dirección debe estar estable antes y después de introducir el write-enable

• El Dato es almacenado en el flanco de bajada de (WE & CS).

Temporización: Escritura



RAM estática estándar

28-pin DIPs

32-pin DIPs





• Se usan los mismos pines para lectura y escritura– Muy común en chips de alta densidad– La memorias se conectan con microprocesadores con buses

bidireccionales

RAM estática estándar Pines bidireccionales para entradas y salidas


7.6.5. RAM Dinámica

• Las SRAMs normalmente usan 6 transistores porcada bit que almacenan.

• Las DRAMs solamente usan un transistor por bit:• Se almacena un 1/0 cuando la capacidad esta

cargada/descargada

Celda de memoria





• Se precarga la línea de bit (bit line) to VDD/2.• Se pone la línea de palabra (word line) a HIGH.• Se detecta cuando en la línea de bit fluye la corriente hacia dentro

o hacia fuera de la célula• Nota: ¡la lectura destruye el contenido de la celda de memoria!• Se debe reescribir el contenido después de la lectura

Operación de lectura



• Se pone la línea de palabra (word line) a HIGH.• Se pone la línea de bit (bit line) a LOW o HIGH según queramos

escribir un 0 o un 1• Se vuelve la línea de palabra a LOW• Nota: ¡la carga almacenada en el condensador cuando se

almacena un 1 se pierde paulatinamente!

Operación de escritura





• DRAM típica requieren que la carga del condensadorse refresque entre los 4 y los 64 ms

• En la condición de “suspensión” los portátiles requierenla corriente para refrescar la memoria DRAM

Pérdida de la carga



Estructura interna de una DRAM de 64Kx1





• Row Address Strobe, Column Address Strobe– n address bits are provided in two steps using n/2 pins,

referenced to the falling edges of RAS_L and CAS_L– Traditional method of DRAM operation for 20 years.– Now being supplanted by synchronous, clocked interfaces in

SDRAM (synchronous DRAM).

Temporización: Lectura



Temporización: Refresco





Temporización: Escritura

7.6. Memorias RAM - Instituto Universitario de ...€¦ · – Tiempo de acceso de selección de...

Documents

Transcript of 7.6. Memorias RAM - Instituto Universitario de ...€¦ · – Tiempo de acceso de selección de...