7/26/2019 7. INFORME PREVIO

1/7

CUESTIONARIO PREVIO

1. Explicar el concepto de paridad par y paridad impar.Un bit de paridad es n d!"ito binario #e indica si el n$mero de bits con n

%alor de 1 en n con&nto de bits es par o impar. 'os bits de paridad

con(orman el m)todo de detecci*n de errores m+s simple.En el caso de la paridad par, se centan el n$mero de nos. Si el total es

impar, el bit de paridad se establece en no y por tanto la sma del total

anterior con este bit de paridad, dar!a par. Si el conteo de bits no es par,

entonces el bit de paridad-par se de&a en /, pes ya es par.

En el caso de la paridad impar, la sitaci*n es la contraria. Se sman los

bits cyo %alor es no, si da n n$mero impar de bits, entonces el bit de

paridad-impar es cero. 0 si la sma de los bits cyo %alor es no es par,

entonces el bit de paridad-impar se establece en no, aciendo impar la

centa total de bits no.

2 bits de datos byte con bit de paridad

par impar

/////// ///////0 ///////1

1/1///1 1/1///11 1/1///10

11/1//1 11/1//10 11/1//11

1111111 11111111 11111110

3. Expli#e el (ncionamiento del mltiplexor 24'S151.

Este mltiplexor tiene na entrada de abilitaci*n E y proporciona tanto

la salida normal como la in%ertida. Cando E=0 , las entradas de

selecci*n S3, S1, S/ seleccionar+n na entrada de datos -de I/ a I2 para

7/26/2019 7. INFORME PREVIO

2/7

#e pasen a la salida 6. Cando E=1 el mltiplexor se desabilita, de

manera #e 6 7 O sin importar el c*di"o de entrada de selecci*n.

8. Expli#e el (ncionamiento del demltiplexor 24'S189.

7/26/2019 7. INFORME PREVIO

3/7

El circito inte"rado 24189 es n circito inte"rado #e tiene la (nci*n

de decodi(icador : demltiplexor binario de 8 bits.Con las tres entradas #e posee el circito podemos reali;ar 9

combinaciones di(erentes, de /// a 111 #e nos acti%aran na de las

salidas 0n.Este circito inte"rado se tili;a mco para seleccionar memorias y

peri()ricos en el espacio de memoria de los sistemas con

microprocesadores.'a abilitaci*n del 24189 se acti%a s*lo cando se cmple la si"iente

ecaci*n de las patillas de entrada.E=G1G2 AG2B

'a relaci*n de pines de este inte"rado es la si"iente1 G2 A G2B 0n7'

@ @ @ / @ @

@ @ @ @ 1 @

@ @ @ @ @ 1

/ / / 1 / / /

/ / 1 1 / / 1

/ 1 / 1 / / 3

/ 1 1 1 / / 8

1 / / 1 / / 4

1 / 1 1 / / 5

1 1 / 1 / / ?

1 1 1 1 / / 2

4. Expli#e el (ncionamiento del 24'S39/ comoenerador de paridad.

Este inte"rado es n circito con B entradas y dos salidas #e corresponden

a los bits de paridad par -EVEN e impar -O. e las B entradas, 9 se

tili;an para el dato #e se recibe. 'a no%ena entrada -I se %a a con(i"rar

para #e el inte"rado opere como comprobador o "enerador de paridad.

7/26/2019 7. INFORME PREVIO

5/7

Operando como comprobador de paridad.'a entrada I es sada para introdcir el bit de paridad asociado al dato

transmitido.

ND de nos A I EVEN O

Par / 1 /

Impar / / 1

Par 1 / 1

Impar 1 1 /

Operando como "enerador de paridad.'a entrada I es pesta a n ni%el l*"ico con%eniente a nestra

necesidad.

>ENERAOR

ND de nos A I EVEN O

PARPar / 1 /

Impar 1 1 /

IFPARPar 1 / 1

Impar / / 1

5. Expli#e el (ncionamiento del circito experimental. escribir de (orma

"eneral c*mo probar!amos el Sistema de transmisi*n de datos delexperimento y especi(icar n m)todo de introdcci*n de errores de paridad.

7/26/2019 7. INFORME PREVIO

6/7

?. Presente ss circitos de simlaci*n.

7/26/2019 7. INFORME PREVIO

7/7

=I='IO>RAGHA

ARIAS, a"oba. Electrnica digital. re%isado en s %ersi*n di"ital el d!a 18 de

&nio del 3/1?, desde ttps