3. Objetivo del DSP para su aplicación al

convertidor de potencia.

3.1 Introducción

Un DSP (procesador digital de señal) es un microprocesador especializado con

una arquitectura optimizada para las necesidades operacionales del procesamiento

digital de señales, de aquí que se utilice para los siguientes objetivos a implementar

para el correcto funcionamiento del convertidor:

o Comunicaciones con la FPGA. Se almacenarán en ella los resultados

obtenidos de los siguientes puntos.

o Recepción de las medidas a través de sus convertidores análogicos

digitales y almacenamiento de los mismos.

o Tratar estos datos para el cálculo de la modulación.

o Tratar estos datos para el cálculo del control.

o Tratar estos datos para el cálculo del balanceo de condensadores.

o Tratar los errores de driver recibidos desde la FPGA para actuar sobre la

máquina de estados del sistema.

El eZdspTM F28335 [15] tiene las siguientes características.

Características hardware:

o TMS320F28335.

o 150 MHz de velocidad de operación.

o 68K bytes on-chip RAM.

o 512K bytes on-chip de memoria Flash.

o 256K bytes off-chip de memoria SRAM.

o 16 Conversores analógico/digital de 12 bits on chip.

o Reloj de entrada 30 MHz.

o Conector RS-232.

o Conector CAN 2.0.

o Conectores analógicos múltiples (I/O)

o Controlador USB JTAG.

o Adaptador de AC para 5V.

o Conector JTAG IEEE 1149.1.

Características software:

o TI F28xx Code Composer Studio version 3.3.

o Soporte F28335 Flash APIs.

o Archivos de encabezamientos y ejemplos de software F28335.

Figura 1. eZdsp F28335.

En la siguiente figura se muestra un diagrama de bloques de la configuración

de la tarjeta:

Figura 2. Diagrama de bloques del eZdsptm 28335.

La tarjeta de evaluación eZdsp F28335 está compuesta por diferentes recursos.

Estos recursos se describen a continuación mostrándose en las figuras 23 y 24.

o P1, Interface JTAG (emulador).

o P2, Interface de expansión.

o P4/P8/P7, Interface de I/O digitales.

o P5/P9, Interface Input Analógica.

o P6, Conector de alimentación (5V).

o P10, Interface de expansión.

o P11, Conector CANA.

o P12, Conector RS-232.

o J11, Conector CANB.

o J12, Conector SCIB.

o J201, Interface Embedded USB JTAG.

o JP1, Selector de ADCREFIN.

o JR2, Selector de voltaje XTPD.

o JR4, Selector de voltaje para conector P4 y P8

o JR5, Selector de voltaje para conector P2 y P10

o JR6, Selector MUX GPIO22_24

o JP7, Selector de resistencia de terminación de CANA

o JP8, Selector de resistencia de terminación de CANB

o SW1, Interruptor de selección Boot.

o SW2, Interruptor de configuración del procesador

o DS1, DS201, DS2, Leds

Esta tarjeta de evaluación contiene el Controlador de Señales Digitales (DSC)

TMS320F28335. Los controladores de Texas Instruments se clasifican por familias. Por

su numeración, el DSC TMS320F28335 pertenece a la familia de procesadores C2000.

Estos controladores son diseñados para realizar soluciones de alto rendimiento en

aplicaciones de control exigentes, como en este caso lo será un convertidor de

potencia.

El DSC TMS320F28335 contiene 176 pines (Figura 25). Este controlador está

conectado en la tarjeta de evaluación eZdsp F28335 a través de un zócalo de presión.

Este permite el cambio del controlador con facilidad en caso de que se estropease el

mismo.

Figura 3. eZdsp F28335. Top.

Figura 4. eZdsp F28335. Bottom.

Figura 5. Pines del controlador TMS320F28335.

Las características que contiene el DSC TMS320F28335 son las siguientes:

o Velocidad de operación 150 MHz

o CPU de 32 bits.

o Controlador DMA de seis canales.

o Interface externo de 16 o 32 bits.

o Memoria 256K x 16 Flash, 34K x 16 SARAM.

o 1K x 16 OTP ROM.

o BOOT ROM (8K x 16).

o Control del sistema y relojes.

o Pines I/O (GPIO0 a GPIO63).

o Expansión interrupciones de periféricos.

o Código de seguridad de 128 bits.

o 18 salidas PWM.

o 6 salidas HRPWM con 150ps de resolución MEP.

o 3 temporizadores de la CPU de 32 bits.

o 3 puertos periféricos.

o ADC de 12 bits con 16 canales.

Los módulos del DSP que se han desarrollado con mayor importancia en este

proyecto son:

o ADC (analog to digital converter).

o XINTF (external interface).

o GPIO (general purpose input/output).

3.2 Módulos programados

En el anexo I se puede encontrar la configuración de pines de estos módulos.

3.2.1 ADC

El módulo ADC de DSC TMS320F28335 [16] es un recurso de la tarjeta de

evaluación eZdsp F28335 utilizado en la adquisición de las señales de control del

inversor de tres niveles.

Este módulo está compuesto por dos convertidores independientes de 8 canales

cada uno (ADCINA[0-7] y ADCINB[8-15]). Los dos convertidores que componen el

módulo ADC son configurables en modo cascada, obteniendo un total de 16 canales

para una sola conversión. La siguiente figura muestra el bloque de diagrama del

módulo ADC.

Figura 6. Diagrama de bloques del módulo ADC.

En este proyecto se usarán 7 canales para realizar las medidas necesarias para

el control y la modulación. Estas serán:

o Tension línea Vrs.

o Tensión línea Vst.

o Intensidad fase r.

o Intensidad fase s.

o Intensidad fase t.

o Tensión dc-link superior Vdc,H.

o Tensión dc-link superior Vdc,L.

La configuración del modo de adquisición y conversión de los canales del

módulo ADC abarca tres configuraciones posibles. En este caso se realiza por software,

a partir de una instrucción indicamos el disparo de comienzo de adquisición de las

señales de entrada y conversión de las mismas.

Las peticiones de interrupción de final de conversión de los canales del

convertidor se pueden configurar en dos maneras diferentes. En nuestro caso, el modo

de configuración es realizar una petición de interrupción en cada conversión finalizada.

3.2.2 XINTF

El interfaz externo (XINTF) [17] es un bus asíncrono no multiplexado. Está

mapeado en 3 zonas fijas de memoria como se define en la figura siguiente.

Figura 7. Situación en el mapa de memoria de las zonas XINTF.

Cada zona XINTF tiene una señal de selección (chip select) que conmuta

cuando se accede a una zona en particular. Cada una de las 3 zonas puede ser

programada con un número específico de estados de espera o de set up. Se puede

programar su duración usando la señal XREADY o no. De esta manera podemos

conectar el dsp con memorias o periféricos externos. Todo esto se configura usando

los registros XTIMINGx. El acceso está basado en un reloj interno llamado XTIMCLK,

que puede tener la misma rapidez o la mitad que SYSCLKOUT (del sistema). XTIMCLK

se aplica a todas las zonas XINTF.

La configuración de XINTF se hace a través de diferentes registros. Lo fundamental será lo siguiente:

3.2.2.1 XINTF clocking

Hay dos relojes que se usan por parte de este módulo XTIMCLK y XCLKOUT. En

la siguiente figura podemos ver la relación entre estos y el reloj del CPU, SYSCLKOUT.

Figura 8. Relación entre XTIMCLK y XCLKOUT.

3.2.2.2 Write Buffer

Por defecto, el acceso al buffer de lectura está desabilitado. En la mayoría de

los casos, para mejorar la actuación de XINTF se deberá activar este buffer. Se

configura a través del registro XINTCNF2.

3.2.2.3 Acceso XINTF: Lead/Active/Trail Wait-State por zona

Estos tiempos se configurarán para que la lectura y la escritura tarden un

número de ciclos que se desee a través del registro XTIMING0.

3.2.2.4 XREADY

Activando la señal XReady, la porción de tiempo que está activa la lectura o

escritura puede ser ampliada. También se configura en el registro XTIMING0.

3.2.3 GPIO

Los registros GPIO (General Purpose Input Output) [18] se usan para

seleccionar la operación que deben realizar los pines compartidos. Son 88 pines de

propósito general. Se pueden seleccionar individualmente para que operen como pines

de entrada o salida.

3.3 Programación de la modulación y del control.

En el anexo I se puede encontrar la manera en la que se han programado

ambos, en la sección 2 y 3 respectivamente.