UNIVERSIDAD POLITÉCNICA AMAZÓNICA

DOCENTE : MARCO AURELIO PORRO CHULLI

INTEGRANTES:MARCOS GONZALES TARRILLOMARIA CRUZ NUÑES

ARQUITECTURA RISC

ARQUITECTURA RISC

RISC es el acrónimo de Reduced Instruction Set Computer lo que en castellano viene a ser conjunto reducido de instrucciones de computadora.Se entiende por procesador RISC aquel que tiene un conjunto de instrucciones con unas características determinadas.

DEFICIÓN:

CARACTERISTICAS

En la ingeniería informática, una arquitectura de carga / almacenamiento divide instrucciones en 2 categorías: acceso a memoria (carga y almacenamiento entre la memoria y los registros), y las operaciones de la ALU (que sólo se producen entre registros)

LOAD/STORE

ARQUITECTURA NO DESTRUCTIVA DE TRES DIRECCIONES

Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operandos.

INSTRUCCIONES SIMPLESDe formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación (opcodes) y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación

AUSENCIA DE MICROCÓDIGO

El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica.

EJECUCIÓN EN CONDUCTOS (PIPELINED)

Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución (búsqueda o fetch, descodificación, ejecución, y escritura del resultado

EJECUCIÓN EN CICLOS ÚNICOS (SINGLE-CYCLE)

El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU.

PRINCIPIOS

Los principios de diseño de las máquinas RISC, se intentará presentar de una manera general la filosofía básica de diseño de estas máquinas, teniendo en cuenta que dicha filosofía puede presentar variantes. Es muy importante conocer estos principios básicos, pues de éstos se desprenden algunas características importantes de los sistemas basados en microprocesadores RISC.

En el diseño de una máquina RISC se tienen cinco pasos:• Analizar las aplicaciones para encontrar las operaciones clave.• Diseñar un bus de datos que sea óptimo para las operaciones clave.• Diseñar instrucciones que realicen las operaciones clave utilizando el bus

de datos.• Agregar nuevas instrucciones sólo si no hacen más lenta a la máquina.• Repetir este proceso para otros recursos.

MULTIPROCESO-MEMORIA CACHE

No es un concepto nuevo, ya que los "minicomputadores" construidos por compañías como NCR, Sequent y Stratus, ya empleaban varios nodos de proceso como alternativas económicas a otros productos de otras compañías. Sin embargo, aquellos sistemas aún duplicaban recursos caros del sistema, como memoria y dispositivos de entrada/salida, y por tanto, confinaban a los sistemas multiprocesador al mundo de los sistemas de alto nivel.

El multiproceso no es algo difícil de entender: más procesadores significa más potencia computacional. Un conjunto de tareas puede ser completado más rápidamente si hay varias unidades de proceso ejecutándolas en paralelo.

MULTIPROCESADORES DE MEMORIA DISTRIBUIDA

También denominados multiprocesadores vagamente acoplados. Se caracterizan porque cada procesador sólo puede acceder a su propia memoria. Se requiere la comunicación entre los nodos de proceso para coordinar las operaciones y mover los datos. Los datos pueden ser intercambiados, pero no compartidos.

MULTIPROCESADORES DE MEMORIA COMPARTIDATambién llamados multiprocesadores estrechamente acoplados. Son sistemas con múltiples procesadores que comparten un único espacio de direcciones de memoria. Cualquier procesador puede acceder a los mismos datos, al igual que puede acceder a ellos cualquier dispositivo de entrada/salida. El sistema de interconexión más empleado para estos casos, es el de bus compartido (shared-bus).

Los sistemas de memoria multinivel (caché) son un esfuerzo para evitar el número de peticiones realizadas por cada CPU al bus. Los caches son pequeñas y rápidas (y por tanto caras) memorias, que hacen de tampón (buffer) entre la CPU y la memoria externa, para mantener los datos y/o instrucciones. Se basan en el principio de la "localidad", lo que significa que, dada la fundamental naturaleza secuencial de los programas, los siguientes datos o instrucciones requeridas, estarán localizadas inmediatamente a continuación de las actuales.

LOS SISTEMAS DE MEMORIA CACHÉ Y EL MULTIPROCESO

ESCRITURA CONTINUA

Requiere que todas las escrituras realizadas en el caché actualicen asimismo los datos de la memoria principal. De esta forma, la memoria principal siempre tiene la última copia de los datos, y por tanto no hay nunca ninguna incoherencia con el caché.

COPIA POSTERIOR

Es un sistema mucho más eficiente, aunque también más complejo de implementar. En este caso, la CPU puede modificar la línea de caché sin necesidad de actualizar inmediatamente la memoria principal. Los datos sólo son copiados a la memoria principal cuando la línea de caché va a ser reemplazada con una nueva

ESCRITURA RADIADA: Que requiere que la CPU que modifica los datos compartidos actualice los otros caches, para lo cual escribe en el bus la dirección de los datos, y los datos mismos, de modo que todos los dispositivos interesados (otras CPU’s) los capturen

ESCRITURA INVALIDADA: Impide a una CPU modificar los datos compartidos en su caché hasta que otros caches han invalidado sus copias. En cuanto otros caches invalidan sus líneas, el caché modificado tiene la única copia; de este modo, se garantiza que un sólo caché escribe una línea compartida en un momento dado. Tiene la ventaja de conservar el ancho de banda del bus ya que los datos modificados no tienen que ser enviados a otros caches.

VENTAJAS

• La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.

• Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU

• Menor potencia que otros procesadores. Existen operaciones que se aceleran muchísimo con instrucciones complejas. Sobre todo de índole matemática asociadas a simulaciones, tratamiento de señal, video, fotos.

• Mayor tamaño de los programas. Esto en la actualidad no tiene importancia ya que la capacidad de los discos duros ha crecido de forma exponencial y bajada su precio pero hace años era importante.

DESVENTAJAS

RECOMENDACIONES

Cada usuario debe decidirse a favor o en contra de determinada arquitectura de procesador en función de la aplicación concreta que quiera realizar. Nunca será decisiva únicamente la capacidad de procesamiento del microprocesador; se debe considerar por igual la capacidad real que puede alcanzar el sistema en su conjunto.

CONCUSIONES

• Hoy en día, los programas cada vez más grandes y complejos demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes.

• Los avances y progresos en la tecnología de semiconductores han reducido las diferencias en las velocidades de procesamiento de los microprocesadores con las velocidades de las memorias, lo que ha repercutido en nuevas tecnologías en el desarrollo de microprocesadores. Hay quienes consideran que en breve los microprocesadores RISC sustituirán a los CISC, pero existe el hecho que los microprocesadores CISC tienen un mercado de software muy difundido.

APRECIACIÓN DE EQUIPO

• Si bien el campo de aplicaciones de la arquitectura RISC crece con fuerza, esto no equivale al fin de la arquitectura CISC, que también seguirá perfeccionándose adoptando técnicas típicas de los procesadores RISC, a fin de encontrar nuevas rutas para el incremento de sus capacidades.

• En estos sistemas el principal objetivo es procesar en forma repetitiva una serie de aplicaciones o funciones determinadas, y es de suma importancia la mayor cantidad posible de pruebas y comparaciones de rendimiento diferentes.

GRACIAS