Unidad 2galia.fc.uaslp.mx/~rmariela/micro/unidad2.pdf · Unidad de Microprocesador Generalizada...
Transcript of Unidad 2galia.fc.uaslp.mx/~rmariela/micro/unidad2.pdf · Unidad de Microprocesador Generalizada...
UNIDAD 2Unidad de Microprocesador (MPU)
Microprocesadores Otoño 2011
1
Contenido
Unidad de Microprocesador Generalizada
Memoria
Dispositivos de Entrada y Salida
Sistemas basados en Microprocesadores
2
Unidad de Microprocesador
Generalizada
La Unidad de Microprocesador (MPU) es un
dispositivo lógico programable con un determinado
conjunto de instrucciones.
El proceso de ejecución de una instrucción consiste
en adquirir, decodifica y ejecutar la tarea
especifica
3
MPU
El proceso de
comunicación y
operaciones
relacionadas entre el
MPU y dispositivos
externos se clasifica en
dos categorías
Operaciones iniciadas
por el MPU
Operaciones iniciadas
por los periféricos
Adquirir
DecodificarEjecutar
4
Operaciones del MPU
MPU
• Lectura de Memoria
• Escritura de Memoria
• Lectura de I/O
• Escritura de I/O
Perifericos
• Reset
• Interrupción
• Espera
• Solicitud del Bus
5
Unidad de Memoria
La Unidad de Memoria es un
conjunto de registros de 8
bits.
Cada registro esta definido
como una localidad de
Memoria
La localidad de memoria es
identificada por un numero
conocido como dirección.
1 0 0 1 1 0 1 0
0 0 1 0 1 1 1 0
1 0 1 1 1 0 1 0
0 0 0 1 1 1 1 0
1 0 1 0 1 0 1 0
0 0 0 1 1 0 1 0
1 0 1 1 0 1 1 0
0 0 0 1 1 0 1 0
0 0 0 1 1 0 1 0
1 0 1 1 0 1 1 0
0 0 0 1 1 0 1 0
Memoria
Registro de 8 bits
000
001
010
111
Dirección6
Operaciones del MPU
El bus es un conjunto de señales que se activan al
mismo tiempo para proveer información
Los pasos para ejecutar las operaciones del MPU
son:
◦ Identificar la locación de memoria o la dirección del
periférico
◦ Proveer las señales de sincronización y temporización
◦ Transferir los datos
7
Operaciones del MPU
Adquirir
Decodificar
Ejecutar
Identifica dirección de
memoria o periférico
• Provee las señales de
sincronización
• Transfiere datos
• Dirección• Datos• Señales de
Control
8
Buses
Microprocesadores
tales como Z80 y
8085 tienen 16
líneas en su bus de
dirección.
Por lo tanto son
capaces de
direccionar 216
= 64K
Unidad de
Microprocesador
Bus de
Dirección
Señales de
Control
Bus deDatos
Reconocimiento de
Solicitud
Am
A0
Dn
D0
9
Buses
Bus de datos
◦ El tamaño del bus de datos determina el tamaño del numero binario que puede ser transferido.
◦ El tamaño del bus de datos afecta el desempeño y rapidez del microprocesador
Bus de Control◦ El MPU genera una señal de control especifica para las
siguientes operaciones
Lectura de memoria
Escritura de memoria
Lectura I/O
Escritura de I/O
10
Solicitud Externa
Existen varios ocasiones en las que la operación del MPU puede ser interrumpida◦ Reset Empieza nuevamente desde el principio
◦ Interrupción Para tu proceso actual y realiza algo mas critico
◦ Espera Cuando la velocidad de respuesta de la memoria es muy lenta,
retrasa la operación del MPU
◦ Solicitud del Bus Cuando las operaciones del MPU son lentas comparadas con los
periféricos, entonces los periféricos pueden solicitar el uso de los buses
11
Arquitectura Interna del
Microprocesador
Bus
Inte
rno
Decodificador de
Instruccion
Unidad Lógica
Aritmética
(ALU)
Banderas
Registros
Apuntadores a
Memoria
Registros
12
Memoria
Memoria
Primaria
Read-Only Memory (ROM)
Borrable
EPROM
EEPROM
Flash
Permanente
ROM
PROM
Read/Write Memory
Estática
Dinámica
Secundaria
Acceso Aleatorio
Discos
Floppy
Duro
CD-ROMAcceso SerialCintas
Magneticas
13
Memoria Primaria
Memoria de Lectura y Escritura comúnmente conocida como RAM (Random Access Memory)
La memoria RAM es volátil, lo que significa que cuando la alimentación se apaga, pierde toda la información
Existen dos tipos de memoria RAM
◦ Memoria Estática
◦ Memoria Dinámica
14
RAM15
• Almacena los bits como voltaje
• Tiene una baja densidad pero alta velocidad
• Es una memoria cara y consume mayor potencia que la dinámica
• La memoria Cache incluida en los microprocesadores es SRAM
Memoria Estática (SRAM)
• Almacena bits como carga
• Tiene una alta densidad y bajo consumo de potencia
• Es mas barata que la memoria SRAM
• Su principal desventaja es que la carga se fuga, por lo cual se requiere refrescarla. Por lo cual requiere circuitería extra, aumentando el costo del sistema.
• Para memorias pequeñas de menos de 8K es mas apropiada SRAM.
Memoria Dinámica (DRAM)
Read-Only Memory
ROM es una memoria no volátil, es decir, retiene la información aun si la alimentación es apagada.
Esta memoria es usada para almacenar datos y programas que no deben ser alterados
Existen 5 tipos de ROM◦ Masked ROM
◦ PROM, EPROM EEPROM
◦ Flash memory
16
Read-Only Memory
Masked Rom, la información es almacenada mediante un proceso de enmascaramiento y metalización. Este es un proceso caro, pero económico para grandes cantidades de producción.
PROM (Programable ROM). Esta memoria esta formada por una matriz de polisilicio y sus líneas actúan como fusibles. Esta memoria puede ser programada por medio de un programador que quema los fusibles.
17
Read-Only Memory
EPROM (Erasable Programable ROM). ◦ Esta memoria almacena la información como carga de la
compuerta de un transistor. ◦ Esta memoria se programa aplicando voltaje alto para
cambiar la carga del transistor. ◦ La memoria puede ser borrada exponiéndola a luz
ultravioleta a través de su ventana de cuarzo ◦ Debido a la facilidad de programación y borrado es ideal
para el desarrollo de proyectos experimentales ◦ Sus desventajas son Se debe sacar del sistema para borrarla
El chip completo es borrado
El proceso de borrado toma 15 a 20 min
18
Read-Only Memory
EEPROM (Electrically Erasable PROM).
◦ La información puede ser alterada usando señales eléctricas al nivel de registro, y no borrar el chip completo
◦ Esta memoria incluye el modo de borrado completo que se lleva a cabo en 10ms
Memoria Flash◦ Es una variante de las EEPROM
◦ Esta memoria es ideal para aplicaciones de baja potencia
◦ Los niveles de borrado de esta memoria son:
bloque (conjunto de registros)
chip completo.
19
Memoria Primaria
Memoria de Escritura y Lectura (R/WM) esta formada por registros.
Cada registro esta formado por flip-flops
Esta memoria se ocupa para almacenar datos o programas.
ROM esta formada almacena información permanentemente usando un arreglo de transistores.
20
Flip-Flops como elemento de
almacenamiento
La memoria es un circuito que puede almacenar bits
en su elemento básico de almacenamiento conocido
como flip-flop
Para almacenar un nuevo valor en el flip-flop
requerimos de una dato y una señal de habilitación.
DIN
EN
DOUTD Q
EN
Q
D
EN
21
Flip-Flops
DIN
EN
DOUTD Q
EN
Tri-State Buffer en la salida
RD
DIN
EN
DOUTD Q
EN
Celda de Memoria
RD
El bit almacenado puede ser leído solamente si el buffer es habilitado
Al introducir un buffer en la entrada de datos del flip-flop, ahora podemos escribir solo si el buffer es habilitado
WR
22
Registro
DQ
EN
DQ
EN
DQ
EN
DQ
EN
I3 I2 I1 I0
O3 O2 O1 O0
WR
RD
EN
23
Registro
Buffer de Entrada
Registro
Buffer de Salida
I0I1I2I3
O0O1O2O3
WR
RD
EN
Registro de 4 bits
WR
RD
EN
El número de bits almacenados en un registro es llamado palabra de memoria.
24
Registro 4 × 8 bits
Buffer de Entrada
Buffer de Salida
I4I5I6I7
O4O5O6O7
WR
RD
A1
I0I1I2I3
O0O1O2O3
11
10
01
00
Deco
dif
ica
dor
2-4
A2
25
Unidad de Memoria con 8 registros
R7
R6
R5
R4
R3
R2
R1
R0
111
110
101
100
011
010
001
000
Líneas de I/O
RD WR
WRRD
A2
A1
A0
26
Chip Select Signal
R3
R2
R1
R0
0011
0010
0001
0000
Líneas de I/O
CS WR
A2
A1
A0
RD
A3
R3
R2
R1
R0
1011
1010
1001
1000
Líneas de I/O
CS WR
A2
A1
A0
RD
A3
Cuando existen líneas de dirección adicional se puede utilizar la señal de selección del chip. Esta señal habilita a uno de los dos chip y se obtiene la información del registro deseado
27
Requerimientos de un chip de Memoria
Se requiere de
Líneas de dirección para identificar el registro de memoria
Una señal (CS) para habilitar al chip de memoria
Señales de control para lectura y escritura
El número de líneas de dirección requeridas es determinado por el número de registros en la memoria
2n registros requieren n líneas de dirección.
28
Requerimientos de un chip de Memoria
Si existen líneas de dirección adicionales, se usan para la señal CS
La señal de control RD habilita el buffer de salida, y el dato del registro seleccionado esta disponible a la salida
Similarmente, la señal de control WR habilita el buffer de entrada y la información en las líneas de entrada puede ser escrita en el registro seleccionado
29
El MPU usa 8 líneas de dirección para identificar dispositivos de I/O.
A este tipo de direccionamiento se le conoce como Peripherals-mapped I/O
El MPU puede identificar hasta 256 (28 = 256) dispositivos de entrada y 256 de salida
Los dispositivos de entrada y salida son diferenciados por las señales de control I/O Read e I/O Write
Dispositivos de I/O
El rango de direcciones es de 00H a FFH es conocido como el mapa de I/O
Las direcciones son referidas como dirección del dispositivo o número de puerto de I/O
Para conectar dispositivos de I/O se deben resolver dos problemas
Como asignarles una dirección
Como conectarlos al bus de datos
Dispositivos de I/O
En una arquitectura de bus, los dispositivos no pueden conectarse directamente al bus de datos o direcciones.
Todos los dispositivos deben conectarse a través de un dispositivo de interfaz tri-estado
De esta manera, los dispositivos estarán conectados y habilitados solamente si el MPU escoge comunicarse con ellos.
Dispositivos de I/O
Los pasos para comunicarse con los dispositivos de
entrada y salida son los siguientes
El MPU coloca los 8-bit de dirección en el bus
El MPU envía una señal de control para habilitar los
dispositivos de I/O
Se transfieren los datos vía el bus de datos.
Dispositivos de I/O
Arquitectura General de un MPU
Bus
Inte
rno
Decodificador de
Instruccion
Unidad Lógica
Aritmética
(ALU)
Banderas
Registros
Apuntadores a
Memoria
Registros
Bus de Dirección
Señales de Control
Reconocimiento de
Solicitud Bus de Datos
Buffer de Entrada
Buffer de Salida
Deco
dif
icador
Memoria
Dispositivos de
I/O
MPU
Ejemplo de un Sistema basado en
Microprocesadores
MPU
EPRO
M
RA
M
Outp
ut Port
1
Vent
ilador
Cale
ntador
LCD
Conv
ert
idor
A/D
Outp
ut Port
2
Outp
ut Port
3
Input
Port
1
Sens
or
de
tem
pera
tura
Bus de Dirección
Bus de Datos
A15
A0
D7
D0
MEMRD
MEMWR
IOWR
IORD