Es

aquella en la que los bits de datos de una carcter se transfieren de manera independiente en el tiempo con respecto a otro carcter, precedidos de un bit de arranque y un bit de paro. Por ltimo existe otra divisin de la transmisin serial poco nombrada por los autores. Se hace referencia a la Transmisin iscrona en la que cada carcter tiene un bit de arranque de y uno de detencin, pero el equipo de emisin y de recepcin se sincronizan en cuanto a la longitud de cada tiempo.

CONEXIN EN SERIE

En una conexin en serie, los datos se envan a un poco a la vez sobre el canal de transmisin. Sin embargo, dado que los datos del proceso la mayora de los procesadores en paralelo, el transmisor tiene que transformar la entrada de datos en paralelo en datos en serie y el receptor tiene que hacer lo contrario. Estas operaciones son realizadas por un controlador de comunicaciones (normalmente un UART (Asynchronous universal transmisor receptor) chip). El controlador de comunicaciones funciona de la siguiente manera:

La

transformacin paralelo-serie se realiza mediante un registro de desplazamiento. El registro de desplazamiento, en colaboracin con un reloj, cambiar el registro (que contiene todos los datos que se presentan en paralelo) por una posicin a la izquierda, y luego transmitir el bit ms significativo (ms a la izquierda una) y as sucesivamente: La transformacin de serie-paralelo se lleva a cabo en casi la misma forma con un registro de desplazamiento. El registro de desplazamiento cambia el registro de una posicin a la izquierda cada vez que se recibe un poco, y luego transmite todo el registro en paralelo cuando est lleno:

La

comunicacin asncrona es la transmisin de datos sin el uso de un exterior la seal de reloj , donde los datos pueden ser transmitidos de forma intermitente en lugar de en un flujo constante. Todo el tiempo necesario para recuperar los datos de los smbolos de la comunicacin est codificada dentro de los smbolos. El aspecto ms significativo de la comunicacin asncrona es la tasa de bits variable, o que el emisor y el receptor generadores de reloj no tiene que ser exactamente sincronizados.

Comunicacin

serie asncrona describe un asncrono , protocolo de transmisin de serie en la que se enva una seal de inicio antes de cada palabra byte, carcter o de cdigo y una seal de parada se enva despus de cada palabra clave. La seal de arranque sirve para preparar el mecanismo de recepcin para la recepcin y registro de un smbolo y la seal de parada sirve para que el mecanismo de recepcin de descanso en la preparacin para la recepcin del siguiente smbolo.

Teniendo en cuenta los problemas que surgen con una conexin de tipo paralelo, conexiones serie se utilizan normalmente. Sin embargo, desde un nico cable transporta la informacin, el problema es cmo sincronizar el transmisor y el receptor, es decir, el receptor no necesariamente se puede distinguir a los personajes (o ms generalmente las secuencias de bits), ya que los bits se envan uno tras otro . Hay dos tipos de transmisin que se ocupan de este problema:

Una

conexin asncrona, en el que cada personaje es enviado a intervalos irregulares en el tiempo (por ejemplo, un usuario que enva los caracteres introducidos en el teclado en tiempo real). As, por ejemplo, imaginar que un solo bit se transmite durante un largo perodo de silencio ... el receptor no ser capaz de saber si esto es 00010000, 10000000 o 00000100 ...

Para

solucionar este problema, cada personaje est precedida por una informacin que indica el inicio de la transmisin de caracteres (la informacin de inicio de la transmisin se denomina un bit de inicio) y termina enviando al final de la transmisin de informacin (llamado bit de parada, puede haber incluso impedir a varios bits).

La

principal desventaja de la transmisin sncrona es el reconocimiento de los datos en el receptor, ya que puede haber diferencias entre el transmisor y el receptor de los relojes. Es por eso que cada transmisin de datos debe mantenerse el tiempo suficiente para que el receptor lo distinguen. Como resultado, la velocidad de transmisin no puede ser muy alta en un enlace sncrono.

El

modo protegido es un modo operacional de los CPUs compatibles x86 de la serie 80286 y posteriores. El modo protegido tiene un nmero de nuevas caractersticas diseadas para mejorar las multitareas y la estabilidad del sistema, como proteccin de memoria, y soporte de hardware para memoria virtual as como de conmutacin de tareas. A veces es abreviado como p-mode y tambin llamado Protected Virtual Address Mode (Modo de Direccin Virtual Protegido)

En

el modo protegido se cuenta con dos ventajas en la administracin de memoria: paginacin y segmentacin.

La

segmentacin brinda la posibilidad de "aislar" mdulos de memoria (cdigo, datos, pila), para que diferentes tareas puedan correr sobre el mismo procesador si interferir una con otra. La paginacin brinda la posibilidad de tener en memoria pequeas partes de los mdulos en funcin de lo requerido. La paginacin puede utilizarse para brindar "aislamiento" entre diferentes tareas.

Cuando

operamos en modo protegido, alguna forma de segmentacin debe ser utilizada, debido a que la segmentacin no tiene la posibilidad de habilitarla o no, en cambio la paginacin si. Estos dos mecanismos, pueden ser configurados para soportar un nico proceso (o tarea), multitarea, o sistemas multiprocesamiento que utilicen memoria compartida.

La segmentacin brinda un mecanismo para la divisin del espacio de memoria direccionable por el procesador (llamado ESPACIO DE DIRECCIONAMIENTO LINEAL) en espacios de direcciones protegidos ms pequeos (llamados SEGEMENTOS).Los segmentos pueden ser usados para almacenar CODIGO, DATOS o PILA, para un proceso o estructuras de datos del sistema. Si mas de un proceso corre en un procesador, a cada uno de ellos se le puede asignar su propio juego de segmentos. El procesador fuerza los limites entre estos segmentos, y asegura que un proceso no interfiera con la ejecucin del otro escribiendo en los segmentos de memoria que no le fueron asignados.

La paginacin soporta un entorno de "memoria virtual", en donde un gran espacio de memoria lineal es simulado con un pequeo espacio de memoria fsica (RAM y ROM) y un sector de disco. Cuando se utiliza paginacin, los segmentos son divididos en pginas, cada una, comnmente de 4K, las cuales son almacenadas o en el espacio de memoria fsica, o en el disco. El sistema operativo mantiene un directorio de pginas, y un juego de tablas de pginas, para tener un seguimiento de las mismas. Cuando un proceso o una tarea intenta acceder a una direccin del espacio de memoria lineal, el procesador consulta el directorio de pginas y las tablas para transformar la direccin lineal en una direccin del espacio fsico de memoria, y luego realiza la operacin requerida (lectura/escritura) en la ubicacin deseada.

Si

la pagina solicitada no se encuentra en el espacio de direccionamiento fsico, el procesador interrumpe la ejecucin del programa (generando una EXCEPCION page fault). El sistema operativo obtiene la pgina del disco y la ubica en el espacio de direccionamiento fsico para luego continuar con la ejecucin del proceso o tarea interrupida. Cuando la paginacin es implementada correctamente en el sistema operativo, el swapping de pginas entre el espacio fsico de direccionamiento y el disco, es transparente para el correcto funcionamiento del proceso o tarea.

SEGMENTACIN Este

FLAT

el modelo mas sencillo de segmentacin. En el mismo, el sistema operativo y las aplicaciones, tienen acceso a un espacio de direccionamiento continuo y no segmentado. Lo mas extenso como sea posible, ocultando el mecanismo de segmentacin de la arquitectura, del diseador del sistema y del programador de aplicaciones.

SEGMENTACIN Este

FLAT PROTEGIDA

modelo es similar al modelo Flat bsico, excepto que los lmites de los segmentos son configurados para incluir solo el rango de direcciones para el cual existe memoria fsica actualmente. Una excepcin de proteccingeneral (#GP) es generada ante cualquier intento de acceder a memoria no existente, lo cual no ocurre en el modelo anterior. Este modelo provee un nivel mnimo de proteccin por hardware contra algunos tipos de errores de programacin.

Un modelo multisegmentos usa todas las capacidades del mecanismo de segmentacin para proveer una forzosa proteccin por hardware del cdigo, estructura de datos, y procesos y tareas. En este modelo, a cada proceso o tarea, se le asigna su propia tabla de descriptores de segmentos y sus propios segmentos. Los segmentos pueden ser completamente privados al proceso o tarea al que fueron asignados, o compartidos con otros procesos o tareas. El acceso a todos los segmentos y a los entornos de ejecucin de cada proceso o tarea individual corriendo en el sistema, es controlada por el hardware