Tema2 4 Simplificacion de funciones FC GII.ppt [Modo de...
22
2 Simplificación de funciones Simplificación de funciones 2. 2. Simplificación de funciones Simplificación de funciones booleanas: Método de booleanas: Método de Karnaugh Karnaugh Diseño libre de riesgos Fundamentos de los Computadores Grado en Ingeniería Informática
Transcript of Tema2 4 Simplificacion de funciones FC GII.ppt [Modo de...
22 Simplificación de funcionesSimplificación de funciones2. 2. Simplificación de funcionesSimplificación de funcionesbooleanas: Método de booleanas: Método de KarnaughKarnaughboo ea as étodo deboo ea as étodo de a auga aug
Diseño libre de riesgos
Fundamentos de los ComputadoresGrado en Ingeniería Informáticag
IntroducciónIntroducción
En la vida real, los cambios en los valores de entrada de un circuito no implican un cambio inmediato en losun circuito no implican un cambio inmediato en los valores de salida, ya que siempre hay un cierto retardo
L t d d t d l i ió d Los retardos de puerta pueden causar la aparición de valores inesperados en las señales de salida
Los objetivos de este tema son: Introducir los conceptos de pulso espúrio y riesgo estático Introducir los conceptos de pulso espúrio y riesgo estático Describir la técnica utilizada para eliminar los riesgos
estáticos de un diseño utilizando el método de Karnaughestáticos de un diseño utilizando el método de Karnaugh Introducir brevemente los riesgos dinámicos
Eliminación de riesgos estáticos en el diseño de un circuito digital 2
Estructura del temaEstructura del tema
Introducción Ri táti Riesgos estáticos Eliminación de riesgos estáticos con el método de
Karnaugh Riesgos estáticos al uno Riesgos estáticos al cero
Riesgos dinámicosg Resumen y bibliografía
Eliminación de riesgos estáticos en el diseño de un circuito digital 3
Aparición de pulsos espuriosAparición de pulsos espurios
Un pulso espurio es un cambio indeseado, de corta duración en la salida de un circuito digitalduración, en la salida de un circuito digital
Estos pulsos son causados por el retardo de las puertas, es decir, el tiempo que tarda una puerta en generar el
l d l lid bi l dvalor de la salida tras un cambio en las entradas
Se denomina riesgo a una condición que puede ocasionar un pulso espurio indeseable y, por tanto, p p y, p ,un mal funcionamiento del circuito
Eliminación de riesgos estáticos en el diseño de un circuito digital 4
Riesgos estáticosRiesgos estáticos
Estudiaremos los riesgos estáticos causados por el cambio de valor de una única variable ya que loscambio de valor de una única variable, ya que los causados por el cambio de valor de varias variables entrañan mayor complejidadentrañan mayor complejidad
Existe un riesgo estático al uno en una suma de Existe un riesgo estático al uno en una suma de productos cuando dos términos difieren en una sola variable y no están cubiertos por un término comúnvariable y no están cubiertos por un término común
Existe un riesgo estático al cero en un producto de Existe un riesgo estático al cero en un producto de sumas cuando dos términos difieren en una sola variable y no están cubiertos por un término común
Eliminación de riesgos estáticos en el diseño de un circuito digital 5
variable y no están cubiertos por un término común
Estructura del temaEstructura del tema
Introducción Ri táti Riesgos estáticos Eliminación de riesgos estáticos con el método de
Karnaugh Riesgos estáticos al uno Riesgos estáticos al cero
Riesgos dinámicosg Resumen y bibliografía
Eliminación de riesgos estáticos en el diseño de un circuito digital 6
Riesgos estáticos al unoRiesgos estáticos al uno
Un riesgo estático al uno aparece en una suma de productos cuando dos términos que difieren en unaproductos cuando dos términos que difieren en una sola variable no están cubiertos por un término comúnC 0 1AB C 0 1
00 1 AB AC+00
01
1
1
AB AC+
01
11 1
1
111
10
11
Eliminación de riesgos estáticos en el diseño de un circuito digital 7
10
Riesgos estáticos al unoRiesgos estáticos al uno
Si suponemos que cada puerta tiene un retardo unitario existetiene un retardo unitario, existe la posibilidad de que un cambio en los valores de entrada causeen los valores de entrada cause un pulso espurio
BA
ABC
FACAB
Eliminación de riesgos estáticos en el diseño de un circuito digital 8
F
Riesgos estáticos al unoRiesgos estáticos al uno
Para eliminar el riesgo es necesario incluir en la función un término producto que cubra los dosfunción un término producto que cubra los dos términos adyacentes que lo causanC 0 1AB C 0 1
00 1 AB AC+ + BC00
01
1
1
AB AC+ + BC
01
11 1
1
111
10
11
Eliminación de riesgos estáticos en el diseño de un circuito digital 9
10
Riesgos estáticos al unoRiesgos estáticos al uno
Dadas las mismas condiciones que para el circuito anterior laque para el circuito anterior, la presencia de un nuevo término redundante evita la apariciónredundante evita la aparición del pulso espurio
BA
ABC
ACBC
Eliminación de riesgos estáticos en el diseño de un circuito digital 10
F
Riesgos estáticos al ceroRiesgos estáticos al cero
Un riesgo estático al cero aparece en un producto de sumas cuando dos términos que difieren en una solasumas cuando dos términos que difieren en una sola variable no están cubiertos por un término comúnC 0 1AB C 0 1
00 0 (A+C)(A+B)00
01
0
0
(A+C)(A+B)
01
11 0
0
011
10
00
Eliminación de riesgos estáticos en el diseño de un circuito digital 11
10
Riesgos estáticos al ceroRiesgos estáticos al cero
Si suponemos que cada puerta tiene un retardo unitario existetiene un retardo unitario, existe la posibilidad de que un cambio en los valores de entrada causeen los valores de entrada cause un pulso espurio
ABA
A+BC
FA+CA B
Eliminación de riesgos estáticos en el diseño de un circuito digital 12
F
Riesgos estáticos al ceroRiesgos estáticos al cero
Para eliminar el riesgo es necesario incluir en la función un término producto que cubra los dosfunción un término producto que cubra los dos términos adyacentes que lo causanC 0 1AB C 0 1
00 0 (B+C)(A+C)(A+B)00
01
0
0
(B+C)(A+C)(A+B)
01
11 0
0
011
10
00
Eliminación de riesgos estáticos en el diseño de un circuito digital 13
10
Riesgos estáticos al ceroRiesgos estáticos al cero
Dadas las mismas condiciones que para circuito anterior laque para circuito anterior, la presencia de un nuevo término redundante evita la apariciónredundante evita la aparición del pulso espurio
A
CBA
A+CA+BC
F
A+CB+C
Eliminación de riesgos estáticos en el diseño de un circuito digital 14
F
Estructura del temaEstructura del tema
Introducción Introducción Riesgos estáticos Eli i ió d i táti l ét d d Eliminación de riesgos estáticos con el método de
Karnaughi á i l Riesgos estáticos al uno
Riesgos estáticos al cero
Riesgos dinámicos Resumen y bibliografíay g
Eliminación de riesgos estáticos en el diseño de un circuito digital 15
Riesgos dinámicosRiesgos dinámicos
En general, los riesgos estáticos se generan a causa de dos señales complementarias (como A y A) que se hacendos señales complementarias (como A y A) que se hacen iguales durante un instante a causa de los retardos
Si además dos señales que siempre tienen el mismo l h dif d i divalor se hacen diferentes durante un instante, se dice
que el diseño presenta un riesgo dinámico
Un riesgo dinámico ocasiona un pulso espurio a la salida g p pjusto después de que se produzca la transición de la salida a su valor correcto
Eliminación de riesgos estáticos en el diseño de un circuito digital 16
Riesgos dinámicosRiesgos dinámicos
Como ejemplo podemos tomar el circuito con un riesgo estático uno y añadirle una puerta lógica ANDriesgo estático uno y añadirle una puerta lógica AND
El valor de la salida depende de dos caminos distintos t d di ti t d l l ácon retardos distintos, uno de los cuales generará un
pulso espurio
Eliminación de riesgos estáticos en el diseño de un circuito digital 17
Riesgos dinámicosRiesgos dinámicos
El pulso espurio causado por el riesgo estático causará otroel riesgo estático causará otro pulso espurio a la salida
BA
ABCB
AC
ABA
F
ACAB+AC
Eliminación de riesgos estáticos en el diseño de un circuito digital 18
F
Solución de los riesgos dinámicosSolución de los riesgos dinámicos
Una posibilidad para eliminar este riesgo dinámico es añadir nuevas puertas al camino inferior del circuitoañadir nuevas puertas al camino inferior del circuito con el objetivo de aumentar el retardo de la señal A
Otra posibilidad para eliminar el riesgo dinámico es añadir un nuevo término redundante al diseño paraañadir un nuevo término redundante al diseño para eliminar el riesgo estático que lo genera
En cualquier caso, dado que la función siempre será una forma estándar, eliminar los riesgos estáticos es , guna forma segura de evitar la aparición de riesgos dinámicos con un cambio de valor en una sola variable
Eliminación de riesgos estáticos en el diseño de un circuito digital 19
Estructura del temaEstructura del tema Introducción Ri táti Riesgos estáticos Eliminación de riesgos estáticos con el método de
Karnaugh Riesgos estáticos al uno Riesgos estáticos al cero
Riesgos dinámicosg Resumen y bibliografía
Eliminación de riesgos estáticos en el diseño de un circuito digital 20
ResumenResumen
Aunque durante la mayor parte de esta asignatura idealizamos los circuitos suponiendo que no hayidealizamos los circuitos, suponiendo que no hay retardos, es importante de los problemas que podrían surgir en un diseño realsurgir en un diseño real
Los retardos de las puertas lógicas pueden causar la Los retardos de las puertas lógicas pueden causar la aparición de pulsos espurios en las señales de salida de los circuitos y, por tanto, comportamientos no deseadoslos circuitos y, por tanto, comportamientos no deseados
El método de Karnaugh permite eliminar riesgos a g p gdistancia uno del diseño de un sistema digital
Eliminación de riesgos estáticos en el diseño de un circuito digital 21
BibliografíaBibliografíaPrincipios de Diseño Digital
Capítulo 4pDaniel D. GajskiPrentice Hall, 1997
Si t El t ó i Di it lSistemas Electrónicos DigitalesCapítulo 3E i M d dEnrique MandadoMarcombo, 1991
Eliminación de riesgos estáticos en el diseño de un circuito digital 22
