Tema 5. Memorias - Área de Arquitectura y Tecnología de...

12
1 Tema 5. Memorias Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Estructura de Computadores I. T. I. de Gestión / Sistemas Departamento de Automática Área de Arquitectura y Tecnología de Computadores Tema 5: Memorias Transparencia: 2 / 23 Índice Definiciones Parámetros característicos Jerarquía de memoria Dispositivos de almacenamiento Clasificación Fundamentos de las memorias Memoria caché / Memoria virtual Memoria principal Mapa de memoria Organización del mapa de memoria Ejemplo: Microprocesador i80x86

Transcript of Tema 5. Memorias - Área de Arquitectura y Tecnología de...

Page 1: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

1

Tema 5. Memorias

Estructura deComputadores

I. T. Informática de Gestión / Sistemas

Curso 2008-2009

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 2 / 23

Índice

Definiciones Parámetros característicos Jerarquía de memoria Dispositivos de almacenamiento Clasificación Fundamentos de las memorias Memoria caché / Memoria virtual Memoria principal

– Mapa de memoria– Organización del mapa de memoria– Ejemplo: Microprocesador i80x86

Page 2: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

2

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 3 / 23

Definiciones

Memoria: parte del computador quealmacena la información: instruccionesy datos. Es conjunto de posiciones dememoria

Dirección: posición de memoria en laque se almacena una información

Punto de memoria: elemento quealmacena un bit

Palabra: número de bits que suelecontener cada posición de memoria (8,16, 32 ó 64 bits)

Operaciones básicas:– Lectura– Escritura

direcciones

datos

lectura

escritura

selección

MEMORIA

Esquema básico de memoria

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 4 / 23

Parámetros característicos (I)

Capacidad: cantidad de información que puede almacenar undispositivo

Medidas más usuales:Kilobyte (KB) = 210 bytesMegabyte (MB) = 220 bytesGigabyte (GB) = 230 bytesTerabyte (TB) = 240 bytes

Velocidad o tiempo de acceso: tiempo que transcurre desde quese proporciona la dirección a la memoria y el momento en que eldato está disponible (lectura) o queda grabado (escritura)

Ciclo de memoria: tiempo que transcurre entre dos accesosconsecutivos a memoria. Es superior al tiempo de acceso (Ej.DRAM)

Coste por bit: precio por cada bit de información

Page 3: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

3

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 5 / 23

Parámetros característicos (y II)

Comparativa

velocidad/coste

1s 10 ms 100 us 1 us 10 ns

Tiempo de acceso

Co

ste

(p

ts/b

it)

Comparativa

velocidad/capacidad

1s 10 ms 100 us 1 us 10 ns

Tiempo de acceso

Ca

pa

cid

ad

(b

yte

s)

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 6 / 23

Jerarquía de memoria (I)

Consiste en distribuir la información de diversos dispositivos de memoria,de forma que, cerca del procesador se ubique el modelo de memoriamás rápido y de menor capacidad

El dispositivo más lento y de mayor capacidad contiene la totalidad delcódigo y los datos de un programa

El procesador percibe que la velocidad del sistema es aproximadamentela velocidad del dispositivo más rápido

Ejemplos: Jerarquía Capacidad en octetos Tiempo de acceso Tipo

Registros 512 bytes 2 ns ECL

Memoria cache 512 Kb 2 ns SRAM

Memoria principal 512 Mb 40 ns. SDRAM

Disco duro 3,5 - 10 Gb 10 ms Magnético

CD-ROM 650 Mb 100 ms Óptico

DVD 4,7 - 17 Gb Óptico

Cinta 512 Gb - 2 Tb Minutos Magnético

Page 4: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

4

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 7 / 23

Jerarquía de memoria (y II)

Jerarquía: Registros CPU Cache interna Cache externa Memoria principal Dispositivos de

almacenamientosecundario

CPU

CACHE

MEMORIA PRINCIPAL

DISCOS / CDs / DVDs

UNIDADES DE CINTA

capacidadtiempo de acceso

preciopor bit

nivel 1

nivel 2

nivel 3

nivel 4

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 8 / 23

Memoria caché

Objetivo de la Caché: dar la impresión de que las referencias amemoria se sirven a una velocidad muy cercana a la del procesador

Diseño de la Caché:– Se debe tener en cuenta la optimización de los siguientes

parámetros: probabilidad de acierto, tiempo de acceso efectivo,retardos debidos a fallos

– Está dividida lógicamente en: el directorio y los bloques de datosestableciendo la correspondencia entre bloques de MP y bloquesde Caché

Page 5: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

5

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 9 / 23

Memoria virtual

Objetivo de la memoria virtual:dar la impresión de tener un espacio dememoria ilimitado

Diseño de la MVirtual:– Es un mecanismo que permite la ejecución de programas cargados

parcialmente en la memoria principal del computador ofreciendo alusuario un espacio de memoria principal ilimitado

– Combina dos dispositivos de almacenamiento de diferente capacidad,velocidad y coste: la memoria principal y el disco duro (lo máshabitual)

– Facilita los mecanismos de protección de memoria, fundamentales enmultiprogramación, para que los distintos programas no interfieranentre sí

– Separa los conceptos de espacio de direcciones lógicas y espacio dedirecciones físicas

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 10 / 23

Fundamentos de las memorias

Soporte de almacenamiento: almacena los estados de energía 0 ó 1

Dispositivo de lectura (trasductor de lectura):detecta el estado enel que se encuentra el soporte

Dispositivo de escritura (trasductor de escritura): genera laenergía necesaria para poner el soporte en el estado deseado

Dispositivo de direccionamiento: permite grabar o leer lainformación en el lugar deseado

Page 6: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

6

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 11 / 23

Dispositivos de almacenamiento (I)Clasificación

Duración de la información: Permanente / no volátil Volátil Lectura destructiva Refresco

Realización de operaciones: Por palabras Por bloques

Modo de acceso: Aleatorio Secuencial Directo

Forma de acceso: Por dirección Por contenido

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 12 / 23

Dispositivos de almacenamiento (II)Ejemplos

Ferritas: Acceso aleatorio (por palabras) Lectura destructiva Permiten lectura y escritura

Semiconductores: Acceso aleatorio (por palabras) Tipos:

– De lectura y escritura RAM estáticas (volátil) RAM dinámicas

(refresco)– De sólo lectura

ROM (permanente)

Page 7: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

7

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 13 / 23

Dispositivos de almacenamiento (III)Ejemplos

Cintas magnéticas: Acceso secuencial (por bloques) Permanente Permiten lectura y escritura Uso: almacenamiento

secundarioDiscos: Acceso directo

(pista/sector/cilindro) Permanente Permiten lectura y escritura Uso: almacenamiento

auxiliar/secundario

CD-ROMs, DVDs, HD-DVD, BR: Acceso secuencial (por

sectores) Permanente Sólo permiten lectura Uso: almacenamiento

auxiliar/secundario

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 14 / 23

Memoria principal (I)Clasificación

RAM (Random Access Memory) - Memoria de acceso aleatorio SRAM - RAM estática - DRAM - RAM dinámica SDRAM - Synchronous Dynamic RAM - (RAM síncrona y dinámica)

ROM (Read Only Memory) - Memoria de sólo lectura PROM - Programmable ROM - ROM programable EPROM - Erasable PROM - PROM que se puede borrar EEPROM - Electrically EPROM - EPROM eléctrica Flash

Page 8: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

8

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 15 / 23

Memoria principal (II)Mapa de memoria (I)

Mapa de memoria El mapa de memoria es el espacio direccionable de un computador El mapa de memoria viene determinado por el tamaño de las

direcciones. Así, un tamaño de direcciones de "m" bits permitedireccionar 2m direcciones

"m" es el ancho del bus de direcciones

Ampliación del mapa de memoria. Normalmente no se suele equipar el computador con toda la memoria

que es capaz de direccionarDirección

m bits

0m-1

Memoria

Disponible

0

2k-1

2m-1

Mapausado

Mapatotal

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 16 / 23

Memoria principal (III)Mapa de memoria (II)

Ampliación del mapa de memoria en número de direcciones Construir un sistema de memoria de 16Kx8 a partir de módulos de

8kx8 en un computador con 14 bits de bus de direcciones 1º ver que se puede direccionar. 16k = 214 <= 214 (del bus) con lo que

vemos que se puede direccionar. 2º calcular cuantos módulos se necesitarán.

88 2128

8

8

16kxdemódulosxx

k

k==

Ahora se tiene que reflejar en el mapa dememoria cuando se accede a un módulo o aotro ya que el esquema es el de la figura

Page 9: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

9

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 17 / 23

Memoria principal (IV)Mapa de memoria (III)

3º Calcular el mapa de memoria. Dado que los dos módulos son de8Kx8 (8k=213) y tenemos 14 bits en el bus de direcciones se emplearáun bit para distinguir cuando se accede a uno o a otro módulo

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 18 / 23

Memoria principal (V)Mapa de memoria (IV)

4º. Dibujar el esquema de memoria. Solamente se han puesto lasseñales del bus de datos, de direcciones y la señal de selección delmódulo CS.

Page 10: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

10

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 19 / 23

Memoria principal (VI)Mapa de memoria (V)

Ampliación del mapa de memoria en tamaño de palabra Construir un sistema de memoria de 16Kx16 a partir de módulos de

16kx8 en un computador con 14 bits de bus de direcciones y de 16 bitsen el bus de datos

1º ver que se puede direccionar. 16k = 214 <= 214 (del bus) con lo quevemos que se puede direccionar. Y el bus de datos tiene el mismotamaño que la palabra que deseamos leer

2º calcular cuantos módulos se necesitarán.

816 2218

16

16

16kxdemódulosxx

k

k==

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 20 / 23

Memoria principal (VI)Mapa de memoria (V)

3º Dibujar el esquema de memoria. Dado que los dos módulos son de16Kx8 y queremos almacenar 16 bits se deberá acceder a los dosmódulos a la vez

Page 11: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

11

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 21 / 23

Memoria principal (VII)Organzación de la memoria

Mapa de memoria en el 8086/88 Memoria multipuerto

RAM

ROM

00000h

0FFFFFh

0FFFF0h

Puerto 1 Puerto2

Puerto 3 Puerto 4

MEMORIA PRINCIPAL

Controlador Periférico

Controlador Periférico

Controlador Periférico

Bus datos

Bus direcc.Señales control

Bus datos

Bus direcc.Señales control

CPU

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 22 / 23

Memoria principal (VIII)Ejemplo del mapa de memoria del i80x86

Memoria expandida

Páginas lógicas(EMS)

Memoria extendida

Memoria alta(HMA)

ROM-BIOS

Marco de página EMS

Memoria de vídeo

Memoria convencional

4096 Mb

16 Mb

1088 Kb

1024 Kb

896 Kb832 Kb

768 Kb640 Kb

0 Kb

8086

286386/486/Pentium

Page 12: Tema 5. Memorias - Área de Arquitectura y Tecnología de …atc2.aut.uah.es/~avicente/asignaturas/ec/pdf/ec_t5.pdf · 2 Estructura de Computadores I. T. I. de Gestión / Sistemas

12

Estructura de ComputadoresI. T. I. de Gestión / Sistemas

Departamento de AutomáticaÁrea de Arquitectura y Tecnología de Computadores

Tema 5:

Memorias

Transparencia: 23 / 23

Bibliografía

Estructura de Computadores (Capítulo 6)José M. AnguloEd. Paraninfo

Arquitectura de Computadores (Capítulo 5)José A. de Frutos y Rafael RicoEd. Alcalá de Henares

Fundamentos de los Computadores (Capítulo 3)Pedro de Miguel AnasagastiEd. Paraninfo