3-1

TEMA 3. DISPOSITIVOS PASIVOS Y ACTIVOS

3.1 Resistencias integradas.

Las resistencias integradas pueden aparecer en los diseños de forma explícita o bien como elementos parásitos no deseados.

Fig. 3.1

Puesto que la resistividad del material (ρ) y grosor (d) dependen del proceso tecnológico, y por tanto de cada fabricante, se define la resistencia por cuadro (Sheet resistance) del siguiente modo (véase fig. 3.1):

WLRR /cuadro

dR ss =⇒Ω

ρ= (3.2)

En los C.I. se emplean habitualmente dos tipos diferentes de resistencias: resistencias realizadas a partir de láminas (películas) delgadas de metal o polisilicio y resistencias realizadas mediante semiconductores, generalmente silicio, a partir de una difusión, un crecimiento epitaxial o bien una implantación iónica. Éstas últimas son las más empleadas en estructuras de resistores monolíticos, con la excepción de los resistores generados por implantación iónica, que pueden fabricarse simultáneamente con el resto de elementos del circuito sin que ello requiera pasos de fabricación adicionales. Por contra, se trata en general de componentes circuitales con considerables no idealidades y tolerancias importantes que presentan pobres características en frecuencia y temperatura.

Por su parte las resistencias de película fina, cuyo proceso de fabricación es algo más complejo, presentan un mejor comportamiento con la temperatura, un abanico más amplio de resistencias por cuadro y permiten ajustar su valor con precisión mediante la utilización de técnicas como el “laser-trimming”.

Las tablas 3.1 y 3.2, presentan dos ejemplos típicos de resistencias realizadas mediante láminas delgadas y semiconductores, respectivamente, donde pueden contemplarse las características anteriormente mencionadas.

Características típicas de resistencias de láminas delgadas Tipo de resistencia RS(Ω/ ) Coeficiente de Tolerancia Tolerancia temperatura (ppm/oC) absoluta relativa Ta 100-1000 ± 100 ± 5% ± 1%

Ni-Cr 40-400 ± 100 ± 5% ± 1%

SnO2 80-4000 0-1500 ± 8% ± 2%

CrSiO 30-2500 ± 50 - ± 150 ± 10% ± 2%

Tabla 3.1

=

L

Resistividad=

Sección de área A

R=LA

___

(3.1) WL

dR ρ=

3-2

Características eléctricas de resistencias difundidas con impurezas tipo P Rango de resistencia por cuadro 100 – 200 Ω/ Coeficiente de temperatura + 1500 - + 2000 ppm/oC Valor para tolerancia absoluta ancho 5 µm ± 30 % ancho 10 µm ± 22 % ancho 50 µm ± 20 % Tolerancia relativa para resistores idénticos ancho 5 µm ± 3 % ancho 10 µm ± 1.2 % ancho 25 µm ± 0.8 % ancho 50 µm ± 0.2 %

Tabla 3.2.

Como puede observarse en las tablas los valores absolutos de las resistencias presentan tolerancias absolutas considerables, si bien la tolerancia relativa es bastante pequeña. Por esta razón, una aplicación interesante para este tipo de elementos son diseños que dependan principalmente de las relaciones entre resistencias y no de los valores concretos que estas puedan tomar.

La tabla 3.3 resume las características más relevantes de las resistencias de película fina y resistencias realizadas con semiconductores.

Láminas delgadas Realizadas sobre semiconductores • Mejor coeficiente con la Tª • Tolerancias absolutas reducidas • Amplio abanico para la elección de R • No capacidades parásitas debidas a

uniones P-N

• Proceso de fabricación sencillo • Alta dependencia con la Tª • Tolerancias absolutas importantes • Si capacidades parásitas debidas a

uniones PN en inversa

Tabla 3.3

De todas formas, y debido a los reducidos valores disponibles para las resistencias por cuadro, resulta difícil realizar resistencias integradas de elevador valor. Veamos un ejemplo que pone de manifiesto este problema.

Ejemplo 3.1. Determine la longitud de una resistencia de 100 kΩ realizada mediante láminas delgadas que presenta las siguientes características

- resistencia por cuadro de 100Ω/

- ancho de la deposición 25µm

Solución:

L W R= ⋅ / R =2.5 cm (imposible de realizar)

Por esta razón, para evitar tirás excesivamente largas es habitual utilizar “serpentinas” resistivas, tal y como la que se muestra en la figura 3.2. Para calcular la resistencia total de todo el conjunto hay que dividir toda la región en cuadros de longitud L igual a W, y contar su número (R = N R , N = número de cuadros). Comentar también que en las esquinas suele aplicarse un coeficiente corrector que en este caso es de 0.55.

3-3

Fig. 3.2. Resistencia en serpentina.

El coeficiente de temperatura (CT), que viene expresado generalmente en ppm/°C (partes por millón/grado centígrado), expresa la dependencia del resistor con la temperatura y se define como:

Cppm/ 10dTdR

R1CT 6 o

= (3.3)

Generalmente el coeficiente de temperatura se considera constante para todo margen de temperaturas. De este modo integrando la expresión anterior puede obtenerse el valor de la resistencia para una temperatura T2 conociendo el valor de ésta a una temperatura T1:

( )∫ ∫ −=⇒=2

1

2

1

612

T

T

T

T10/CTTT

126 e )T(R)T(R 10

RdRCTdT (3.4)

expresión que suele aproximarse por (primer término serie Taylor):

( )( )[ ]61212 10/CTTT1)T(R)T(R −+≅ (3.5)

Aunque el coeficiente de temperatura pueda ser pequeño, del orden de 1000 ppm/°C, tal y como se observa en las tablas 3.1 y 3.2, sus efectos pueden ser significativos debido al amplio rango de temperaturas en el que se emplean los C.I.´s (entre 0°C-70°C en C.I.´s comerciales y -55°C-125°C en C.I.´s militares).

Ejemplo 3.2. Determine el error introducido al utilizar la expresión lineal de (3.5) en lugar de utilizar (3.4) al calcular el valor absoluto de un resistor cuando la temperatura pasa de 30°C a 60°C, sabiendo que el coeficiente de temperatura CT vale 1000 ppm/°C.

Solución:

Utilizando la expresión exacta, obtenemos:

)0304545.1)(30(Re)30(R)60(R 03.0 ==

W

W

W

W

W

W

W

W R

R

R

R

1 1 1 1 1 1 1

1

1

1 1

1

1

.5

.5

.5

.55 .55

7.5

8.1

W/2

=

=

3-4

Por otro lado utilizando la expresión aproximada se obtiene:

[ ] )030000.1)(30(R)001.0)(30(1)30(R)60(R =+=

lo que representa un error del 0.044%

3.2. Capacidades integradas.

De igual modo que en el caso de las resistencias, las capacidades pueden aparecer de forma explícita o bien como elementos parásitos indeseados. Las capacidades aparecen siempre que se tengan dos capas conductoras separadas por un dieléctico, generalmente dióxido de silicio (en forma de óxido de campo o puerta). Por otro lado, en una tecnología CMOS las capas conductoras pueden ser sustratos de silicio, pozos, difusiones N+ o P+, Polisilicio y metales.

La capacidad de un condensador de placas paralelas viene expresada por:

donde LWCC LWd

C L ⋅⋅=⇒⋅⋅ε

=d

C Lε

= (3.6)

Se define la capacidad por unidad de área CL como el cociente entre la permitividad del material y la distancia entre las capas conductoras, que a igual que en el caso de la resistencia por cuadro es un parámetro que depende exclusivamente de la tecnología y materiales que emplea el fabricante. Estas capacidades son pequeñas, del orden de los femto Faradios (1 fF=10-15 F). Cuando están asociadas a rutas o caminos de conexión entre diferentes dispositivos reciben el nombre de “Routing Capacitance”, que son habitualmente capacidades parásitas que provocan retardos. En microelectrónica la capacidad más grande que puede obtenerse es del orden de los 20 pF.

Existe un segundo tipo de capacidades parásitas que están asociadas a uniones P-N polarizadas en inversa, cuyo comportamiento es complejo ya que varían según la tensión aplicada en la unión. Al aplicar una tensión en inversa a una unión P-N aparece una zona de carga espacial, libre de portadores móviles, en cuyos extremos se inducen un conjunto de cargas positivas y negativas, tal como se muestra en la figura 3.3. Esta estructura es similar a la de un condensador de placas paralelas de área igual al área total de la unión, y separadas una distancia igual al ancho de la zona de carga espacial.

Z.C.E.

P N------

-

--------

-

---

-----

---

-----

---

-----

---

-----

---

-----

---

-----

---

-----

---

-----

Sección A

Fig. 3.3. Condensador parásito en una unión PN en inversa.

En este caso la capacidad por unidad de área de define como:

ACC NN

NNV2

qC oTotalDA

DA

to =⇒

+

⋅⋅ε⋅

= (3.7)

donde Vt es la suma de la tensión en inversa más el potencial de la unión y A es el área total. La tabla 3.4 muestra algunos de los parámetros más característicos en función del dieléctrico utilizado.

Características típicas para una capacidad MOS Párametro del dispositivo Material de dieléctrico

3-5

SiO2 Si3N4

Capacidad (pF/ mil2) 0.25 - 0.4 0.5 – 0.1 Constante de dieléctrico 2.7 – 4.2 3.5 - 9 Tensión de ruptura (V) 50 – 100 50 - 100 Tolerancia absoluta (%) ± 20 ± 20 Tolerancia relativa (%) ± 1 ± 1 Coeficiente de temperatura (ppm/oC) ± 20 +4 a +10

Tabla. 3.4 Características típicas de capacidades CMOS.

También se observa que la tolerancia absoluta es importante en el proceso de fabricación de estos elementos, así como su dependencia con la temperatura que varía en función del dieléctrico que se utiliza. La variación del valor de la capacidad en función de la temperatura se obtiene a partir del coeficiente de temperatura CT:

( )( )[ ]61212 10/CTTT1)T(C)T(C −+≅ (3.8)

Al igual que ocurre con las resistencias la tolerancia relativa de las capacidades es bastante reducida. Este hecho hace interesante su aplicación en filtros de capacidades conmutadas, donde las frecuencias de corte son función de relaciones entre capacidades.

3.3. Dispositivos activos: Transistores MOS (Metal Oxide Semiconductor).

El transistor MOS es un dispositivo formado a partir de una estructura de tres capas metal-óxido-semiconductor con un contacto de puerta, otro de sustrato y dos terminales: surtidor o fuente y drenador o sumidero. La corriente fluye entre ambos terminales, estando controlada por la tensión puerta-sustrato aplicada al dispositivo y quedando su sentido condicionado al de los portadores mayoritarios de los cuales depende la conducción. El terminal de fuente o surtidor es aquel en el cual se origina el flujo de portadores. Si los portadores mayoritarios son electrones, la corriente circula de drenador a surtidor (los electrones en sentido contrario) y se trata de un transistor MOS de canal N realizado sobre un sustrato tipo P. Por contra, si los portadores mayoritarios son huecos la corriente fluye de surtidor a drenador (mismo sentido que los portadores) dando lugar a un transistor MOS de canal P realizado sobre un sustrato tipo N.

Puerta

SurtidorCanal Óxido de

puerta

Sustrato p-

Drenador

n+ n+

XY

Z

WL

Fig. 3.4. Transistor MOS

En la figura 3.4 se muestra la estructura de un transistor MOS de canal N. Puede observarse que el transistor es completamente simétrico, de modo que los terminales de surtidor y drenador son perfectamente intercambiables.

Veamos el principio de funcionamiento de este dispositivo suponiendo que tanto el surtidor como el sustrado están conectados a masa.

Si no hay voltaje de puerta y se aplica una tensión diferente de cero entre los terminales de drenador y surtidor la corriente IDS que circulará será nula, al estar una de

3-6

las uniones P-N surtidor-sustrato o drenador-sustrato en inversa (de hecho se tendrá una corriente de fugas muy pequeña entre el drenador y el sustrato.).

Supongamos ahora que la tensión de drenador es nula y que se aplica cierto voltaje VG a la puerta. Si VG es negativo se creará un campo eléctrico que apuntará desde el sustrato hacia el terminal de puerta. La acción de este campo provocará la acumulación de huecos en la interficie óxido-semiconductor, aumentando la concentración de portadores en esta zona y comportándose la estructura como un condensador (fig. 3.5). La densidad de carga acumulada satisface la siguiente expresión:

GSoxc VCQ ⋅= (3.9)

siendo Cox=ε/tox la capacidad por unidad de área, ε es la permitividad del dieléctrico y tox su grosor.

Figura 3.5. Situación para VGS <0.

Si ahora aplicamos una tensión pequeña y positiva a la puerta VG el campo eléctrico resultante cambiará de dirección, produciéndose en este caso un efecto contrario al anterior: los huecos serán expulsados dejando al descubierto los átomos ionizados de las impurezas aceptadoras del sustrato (véase fig. 3.6). En consecuencia aparecerá una zona de carga espacial (también llamada de vaciamiento o deplexión) negativa debajo del óxido que contrarestará la carga positiva acumulada en el metal de puerta. La anchura de esta zona de deplexión y su carga por unidad de área satisfacen las siguientes expresiones (su cálculo es idéntico al de una unión P-N):

2/1

Ad qN

2X

εφ= (3.10)

εφ−=−= AdAb qN2XqNQ (3.11)

donde φ es el potencial de la capa de deplexión en la interficie óxido-semiconductor, NA la densidad de dopado del sustrato tipo P (átomos/cm3) y q la carga del electrón.

gs L

n+S

Región de deplexión

n+Vox+

-D

V

Figura 3.6. Situación para 0<VGS <VT.

Si la tensión VG continua aumentando de valor llega un momento en el que el ancho Xd de la región de deplexión deja de aumentar, permaneciendo prácticamente constante. Este fenómeno ocurre cuando el potencial φ alcanza un valor igual a dos veces el nivel de Fermi φF, que para el silicio dopado con impurezas tipo P es

=φ

A

iF N

nln

qkT . El incremento de carga positiva que se origina en el metal de puerta

Lgs

n+S

V

n+-+Vox D

3-7

se contraresta mediante la acumulación o creación de una capa de electrones (portadores minoritarios) justo debajo de la puerta. Se dice entonces que se ha producido una inversión de la población: la concentración de electrones supera la concentración de huecos en la interficie óxido-semiconductor. A esta capa, que da lugar a una región tipo N continua entre drenador y surtidor, se la denomina canal conductivo (véase fig. 3.7). El grosor de este canal puede crecer o disminuir aumentando o dismunuyendo la tensión de puerta (modulación del grosor del canal a través de VG). La carga fija acumulada en la región de deplexión vendrá dada por la siguiente expresión:

FAbo 2qN2Q φε−= (3.12)

Figura 3.7. Situación para VGS >VT.

Si la tensión entre surtidor y sustrato VSB es diferente de cero (positiva) el potencial necesario para producir la inversión de población es (2φF+VSB). Se dice en este caso que el TRT sufre efecto body siendo la carga almacenada en la región de vaciamiento:

( )SBFAb V2qN2Q +φε−= (3.13)

La tensión puerta-surtidor VGS a la cual se origina la inversión se denomina tensión umbral VT. Obsérvese que ésta es la suma de la tensión que cae en el óxido Vox más el potencial que cae en la región de deplexión:

FoxTumbral GS 2VVV φ+== (3.14)

Esta ecuación puede expresarse en función de la capacidad por unidad de área Cox como:

Fox

bob

ox

obF

ox

bT 2

CQQ

CQ

2CQ

V φ++−

+−

=φ+−

= (3.15)

o de forma equivalente sustituyendo (3.12) y (3.13):

( )FSBFToT 2V2VV φ−+φγ+= (3.16)

donde Aox

FTo Nq2C1y 2V ε=γφ= .

La expresión (3.14) presupone dos cosas: que las funciones de trabajo del material de puerta y del óxido son idénticas y que no hay una densidad de carga positiva QSS en la interficie óxido-semiconductor causada por discontinuidades entre el Si y el SiO2. Una expresión más real para VTo que considere estos efectos sería:

ox

SSmsFTo C

Q2V −φ+φ= (3.17)

Región de deplexión

Lgs

n+S

V

n+-+Vox D

2 F

3-8

donde φms representa la diferencia entre las funciones de trabajo del metal y del semiconductor.

A medida que VGS aumenta de valor el grosor del canal crece aumentando la carga QI inducida en éste:

[ ]TGSoxI VVCQ −−= (3.18)

Una vez el canal está formado, ToGS VV ≥ , si se aplica una tensión positiva entre drenador y surtidor aparece un flujo de corriente positivo entre dichos terminales. Obsérvese que la tensión en el canal justo en el extremo del drenador vale VDS mientras que en el otro extremo, surtidor, vale 0V. Es decir la tensión VDS aplicada entre ambos terminales se distribuye a lo largo de todo el canal. Esta tensión distribuida se opone a la tensión de puerta, lo que provoca que el grosor del canal varie en función de la distancia al surtidor: menor grosor en la zonas cercanas al drenador y mayor en las zonas próximas al surtidor. La figura 3.8 ilustra de forma gráfica este fenómeno.

L

n+ n+dy

S D

V(y)

Xc

Vds- +

+-Vox

Vgs dsV

Región de deplexión

Fig. 3.8. Aproximación gradual del canal conductivo.

Sea V(y) la tensión en el canal respecto al surtidor a una distancia y respecto de éste.

La carga que existe en un diferencial dy debida al canal de inversión es:

))y(VVVgs(C)y(Q TNox −−−= (3.19)

Nótese que la expresión (3.19) coincide con (3.18) particularizada para y=0, es decir, en el surtidor del dispositivo. Por otro lado la tensión que cae en un dy es (ley de Ohm):

dRIdV DS ⋅= (3.20)

La resistencia diferencial dR vendrá dada por:

Wdy

)y(xdR

c

⋅ρ

−= (3.21)

Sabemos que la resistividad ρ, la conductividad σ, la movilidad µ y la carga Q se relacionan según las siguientes ecuaciones:

σ=ρ

1 (3.22)

qn N ⋅µ⋅=σ (3.23)

)y(xqn)y(Q c⋅⋅= (3.24)

Así, sustituyendo (3.22) a (3.24) en (3.21) llegamos a:

3-9

)y(QWdydR

N ⋅⋅µ−= (3.25)

Sustituyendo (3.19) y (3.25) en (3.20) e integrando se tiene:

( ) dVVVVLW)C(I DSV

0 TNGSOXNDS ⋅−−⋅µ= ∫ (3.26)

y finalmente:

( )

−−⋅⋅⋅µ= 2

DSDSTNGSOXNDS V21VVV

LWCI (3.27)

donde el producto OXN C⋅µ recibe el nombre de transconductacia KN. La figura 3.9 muestra la expresión (3.23) para distintos valores de VGS.

Fig. 3.9. Característica IDS-VDS

Las curvas dibujadas con trazo continuo en la figura 3.9 representan la región de validez de la expresión (3.27) para un transistor MOS de canal N. En esta zona se satisface que ( )TNTTNGSDS VV VVV ≡−< . Se resalta, que en esta región de funcionamiento la relación que existe entre la corriente de drenador y la tensión drenador-surtidor es de tipo cuadrático, a diferencia de la tensión puerta-surtidor donde la relación es lineal. Por este motivo, si la desigualdad TNGSDS VVV −< se satisface se dice que el transistor trabaja en zona lineal u óhmica (además debe satisfacerse que

TNGS VV ≥ para que haya canal). Por otro lado, cuando la tensión DSV es superior a TNGS VV − el canal queda estrangulado, siendo la carga inducida en es drenador, expresión (3.19) particularizada para y=L, nula. En este caso la unión drenador-canal entra en inversa apareciendo entre ambas una zona de carga espacial. Incrementos adicionales en la tensión DSV no incrementan de forma sustancial el ancho de esta zona, de modo que la corriente drenador-surtidor se mantiene prácticamente constante. En esta región de funcionamiento se dice que el transistor trabaja en zona de saturación. Particularizando la expresión (3.27) para el caso TNGSDS VVV −= se tiene:

3-10

( )[ ]2TNGSNIDEAL DS VVLWKI −⋅⋅= (3.28)

En realidad la longitud del canal en la expresión (3.28) debería ser Lef=L-Xdd, siendo Xdd el ancho de la zona de carga espacial entre drenador y canal:

( )[ ]2TNGSef

NREAL DS VVLWKI −⋅⋅= (3.29)

Lógicamente Xdd es función de la tensión VDS aplicada al dispositivo. Una expresión alternativa para la corriente IDS en función de la longitud L que considere el efecto de VDS, se obtiene al incluir el parámetro λ en la expresión (3.28) (modulación de la longitud de canal):

( )[ ] ( )DS2

TNGSNREAL DS V1VVLWKI λ+−⋅⋅= (3.30)

La relación de λ con la longitud efectiva del canal Lef y el ancho Xdd se obtiene derivando las expresiones (3.29) y (3.30) con respecto a VDS:

( )DS

dd

ef

D

DS

ef2TNGS2

ef

N

)29.3(DS

DS

VX

LI

VLVV

LW

2K

VI

∂∂

=∂∂

−−=∂∂ (3.31)

( ) λ−=∂∂ 2

TNGSN

)30.3(DS

DS VVLW

2K

VI (3.32)

Igualando (3.31) y (3.32) llegamos a:

DS

dd2ef V

XLL

∂∂

=λ (3.33)

Fig. 3.10. Discontinuidad debida al efecto de λ.

Es necesario comentar que en este caso aparece una discontinuidad en el modelo de funcionamiento del transistor entre las zonas lineal y de saturación, que puede solventarse añadiendo el mismo término, (1+λVDS), a la expresión obtenida en zona óhmica (véase fig. 3.10).

En todo diseño debe garantizarse que la tensión VBS sea igual o inferior a cero para TRT de canal N e igual o superior a cero para canal P, a fin de evitar que las uniones P-N de bulk-surtidor entren en directa. Por esta razón, todos los sustratos tipo P se conectan siempre a potencial menor, mientras que los sustratos tipo N se conectan siempre a potencial más alto.

El principio de funcionamiento de una TRT MOS de canal P es similar. En este caso la tensión que hay que aplicar entre puerta y sustrato para inducir el canal es negativa, a igual que la corriente IDS y la tensión drenador-surtidor.

3-11

La tabla 3.5 resume la ecuaciones de funcionamiento (modelo en baja frecuencia) de los transistores MOS de canal N y P, así como las condiciones frontera entre sus zonas de trabajo. Estas ecuaciones únicamente son válidas para transistores MOS de acumulación, es decir, transistores cuya canal conductivo no esta formado. Existen transistores MOS de vaciamiento o deplexión, donde en su proceso de fabricación ya se ha formado el canal pudiendo existir flujo de corriente para tensiones

0VGS ≤ en el caso de un TRT tipo N, y tensiones 0VGS ≥ en el caso de un TRT tipo P. Las figuras 3.11-3.15 muestran las curvas IDS-VDS, así como IDS-VGS en zona de saturación y VDS constante, tanto para TRT MOS de canal N, P, acumulación y vaciamiento. En la figura 3.16 se muestran los diferentes símbolos utilizados para identificar los transistores MOSFET.

Tabla 3.5. Ecuaciones de funcionamiento de TRT´s MOS de canal N y P.

3-12

Fig. 3.11. Curvas para MOSFET canal N acumulación

Fig. 3.12. Curvas para MOSFET canal N vaciamiento

3-13

Fig. 3.13. Curvas para MOSFET canal P acumulación

Fig. 3.14. Curvas para MOSFET canal P vaciamiento

3-14

Fig. 3.15. Diferentes símbolos utilizados para TRT MOS.

D

G

S

D

G

S

D

G

S

D

G

S

D

G

S D

G

S

D

G

S

D

G

S

D

G

S

D

G

S

D

G

S

Canal n acumulación Canal p acunulación

Canal n deplexión Canal p deplexión

Notación canal n Notación canal p

Acumulación simplificado Deplexión simplificado

Canal n simplificado Canal p simplificado

Convenio para las variables eléctricas(canal n o canal p , acumulación o deplexión)

+

-

+

-+

-

II

I

V

V

V

D

G

S

DG

DS

GS

B B

B B

3-15

3.4. Modelo del TRT MOSFET en pequeña señal.

La figura 3.16 muestra el modelo en pequeña señal y bajas/medias frecuencias del transistor MOS. El modelo es únicamente válido cuando el transistor trabaja en zona de saturación y se obtiene linealizando la expresión (3.30) (corriente IDS) entorno el punto de trabajo del dispositivo.

)o()VV(VI

)VV(VI

)VV(VI

I)V,V,V(fI 2

V

DSQDSDS

DS

V

BSQBSBS

DS

V

GSQGSGS

DSDSQDSBSGSDS

dsbsgs

+−∂∂

+−∂∂

+−∂∂

+==44 344 21443442144 344 21

(3.34)

La ecuación (3.34) muestra el desarrollo de Taylor de la corriente IDS entorno al punto de trabajo IDSQ =f (VGSQ, VGBSQ, VDSQ). Suponiendo que las variaciones respecto a este punto son pequeñas (aproximación de pequeña señal), pueden despreciarse los términos correspondientes a las derivadas parciales de orden igual o superior a dos (linealización).

Por otro lado, la expresión (3.34) ya linealizada, puede considerarse como suma de un valor constante IDSQ más un término variable o componente alterna ids, que corresponde al modelo en pequeña señal y baja/media frecuencia del transistor MOS.

4444444 34444444 21

dsi

dsDS

DSbs

BS

DSgs

GS

DSDSQdsDSQDS v

VI

vVI

vVI

IiII ⋅∂∂

+⋅∂∂

+⋅∂∂

+=+= (3.35)

Encontrando las derivadas parciales de IDS se tiene que:

DSQ1

DSTGSGS

DSm I

LKW2)V1( )VV(

LWK

VI

g ≅λ+−=∂∂

=≅43421

4434421321χ−χ−

+φ

γ−λ+−=

∂∂

λ+−=∂∂

=SBS

DSTGSBS

TDSTGS

BS

DSmb

V2)V1)(VV(

LWK

VV

)V1)(VV(LWK

VI

g

0.3y 0.1 entre valores tomagg

= ; g1r ; I

VI

gm

mb

dsdsDSQ

DS

DSds χ=λ=

∂∂

=

Fig. 3.16 Modelo en pequeña señal y baja/media frecuencia del TRT MOS.

y por tanto: dsdsbsmbgsmds vgvgvgi ⋅+⋅+⋅= (3.36)

iD

gg vg vvv

G B

S

d

dsmb bsm gsbsgs

++

- -

3-16

Cuando el transistor trabaja a altas frecuencias el modelo anterior no es valido, debido a que se han despreciado las capacidades parásitas. La figura 3.17 muestra las diferentes capacidades que aparecen en el dispositivo, y que básicamente son de dos tipos: capacidades debidas a la separación de dos conductores por un dieléctrico y capacidades debidas a uniones P-N polarizadas en inversa. Mientras que el valor absoluto de las primeras no depende de la tensión aplicada entre conductores, las capacidades debidas a uniones P-N si dependen de la tensión inversa aplicada a la unión, tal y como se explicó en el apartado 3.2.

Fig. 3.17. Capacidades parásitas de un TRT MOS de canal N.

Las capacidades CGDO y CGSO se deben al solapamiento que aparece entre puerta-óxido-drenador y puerta-óxido-surtidor, respectivamente. Estas capacidades son muy pequeñas para el caso de una estructura auto-alineada poly-oxido-semiconductor y algo más importantes en estructuras del tipo metal-óxido-semiconductor.

Las capacidades CBD1 y CBS1 se deben a las uniones P-N que aparecen entre el sustrato y los terminales de drenador y surtidor. Como es lógico, su valor depende de la tensión inversa aplicada y de la superficie lateral e inferior que ocupan ambas difusiones. Por último, CGC y CBC1 corresponden a las capacidades que se forman entre la puerta y el canal conductivo, y entre el canal y sustrato, respectivamente. Cuando el dispositivo se encuentra cortado se considera únicamente una capacidad entre puerta y sustrato que corresponde a CGB.

Las figuras 3.18 y 3.19 muestran el TRT MOS junto con sus capacidades parásitas y el modelo en pequeña señal y altas frecuencias. En este modelo, se han considerado además de los efectos parásitos de las capacidades las resistencias RD y RS, asociadas a efectos resistivos provocados por contactos óhmicos, pistas metálicas etc. Las capacidades que aparecen en el modelo de pequeña señal y alta frecuencia surgen de agrupar las capacidades que aparecen en la figura 3.17. Así, CGD tiene en cuenta el efecto de CGDO y parte de la capacidad CGC. La capacidad CGS se debe a la suma de las contribuciones de CGSO y la parte restante de la capacidad CGC. Por otra lado, CBD contempla el efecto de la capacidad CBD1 y parte de la capacidad entre canal y sustrato CBC1. De forma similar CBS se debe a la contribución de la capacidad CBS1 y la otra parte de la capacidad canal-sustrato CBC1.

drenador puerta óxido canal surtidor

sustrato

C

C

C

C CC

CGDO

BD1

GC

BC1 GB

BS1

GSO

n+ n+n+

n+

n+

n+n+ n+

n+n+ n n n n n n n

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

p-

3-17

Fig. 3.18. Transistor MOS con capacidades parásitas

Fig. 3.19. Modelo en pequeña señal y alta frecuencia del TRT MOS.

D

S

G B

C C

C

C C

GD BD

BG

GS BS

mbg v

+ +

-

S

-

vgs vbs

GB

gsg vm

D

g

bs

ds

C C

C

C C

R

R

D'

S'

' '

' '

GD BD

BG

GS BS

D

S