Subsistema de Buses
of 19
-
Upload
annabel-mieles -
Category
Documents
-
view
237 -
download
0
Transcript of Subsistema de Buses
-
7/30/2019 Subsistema de Buses
1/19
-
7/30/2019 Subsistema de Buses
2/19
Un bus representa bsicamenteuna serie de cables mediante
los cuales pueden cargarsedatos dentro del PC ya que
comunica todos los
componentes del ordenadorcon el microprocesador.
El bus se controla y manejadesde la CPU.
Es un camino de comunicacinentre dos o mas dispositivos,
normalmente compartido eneste se pueden conectar variosdispositivos estando cualquier
seal esta disponible paratodos.
-
7/30/2019 Subsistema de Buses
3/19
El objetivo principal de un bus eshacer posible la comunicacin
entre componentes para de estemodo posibilitar la transferenciade informacin entre la CPU, la
memoria y los diferentesperifricos de E/S.
Para lograr su propsito losbuses utilizan un conjunto decables y as poder conectar los
mltiples subsistemas.
-
7/30/2019 Subsistema de Buses
4/19
CPU Memoria Memoria E/SE/S---- ----
Lneas de Datos
Lneas de Direccin
Lneas de Control
-
7/30/2019 Subsistema de Buses
5/19
Indican el tipo de operacin a realizar ascomo todas las seales necesarias pararealizar las peticiones y reconocimientos(implementacin de protocolos).
Indican el tipo de informacin que esta sobrelas lneas de datos
Lneas de
Control Utilizadas para el direccionamiento de los
dispositivos que intervienen en una
determinada transaccin En ocasiones las lneas de direccin coinciden
con las de datos (multiplexacin).Lneas deDireccin
Para la transferencia de los datos en su masamplio sentidoLneas de
Datos
-
7/30/2019 Subsistema de Buses
6/19
Tipos de Buses
Segn esquemade Interconexin
Segn tipo decomunicacin
Segn tipo deDiseo
Segn partescomunican
-
7/30/2019 Subsistema de Buses
7/19
Bus de Datos
Transmite Datos
La anchura del bus es unfactor clave a la hora dedeterminar lasprestaciones
Bus de Direccin
Designa la fuente odestino del dato
La anchura del busdetermina la mximacapacidad de memoriaposible en el sistema
Generalmente se usa paradireccionar tambin lospuertos de E/S
Bus de Control
Se usa para controlar elacceso y uso de las lneasde datos y de direcciones
Informacin sobre sealesde control y sobretemporizacin
-
7/30/2019 Subsistema de Buses
8/19
Bus Sncrono Incluye una seal de reloj en las lneas de control
El protocolo de comunicacin esta gobernado por la lnea dereloj
Normalmente los buses Procesador-Memoria son sncronos
Bus Asncrono No tiene seales de reloj en las lneas de control
Admite gran variedad de dispositivos
Buses de gran longitud
-
7/30/2019 Subsistema de Buses
9/19
Bus Dedicados
Uso de lneas separadas para direcciones ypara datos
Bus Multiplexados
Uso de las mismas lneas
Lneas de control de direccin valida o dedatos valida. Indica si se estatransmitiendo una direccin o un dato
Ventaja: Uso de menos lneas
Desventajas:
Se necesita una circuitera mas compleja
Posible reduccin de las prestaciones
-
7/30/2019 Subsistema de Buses
10/19
Bus Procesador-Memoria
Corto y de alta
velocidad Solo necesita
adaptarse al sistemade memoria
Conectadirectamente al
procesador
Bus de Entrada/Salida
Normalmente mas
largo y lento Necesita adaptarse a
un rango variado dedispositivos de E/S
Se conecta al busProcesador-Memoria
o a un bus Backplane
Bus Backplane
Backplane:
Estructura deinterconexin(conectores) sobreun chasis
Permite lacoexistencia de
procesador, memoriay E/S
Ventajas en el coste:Un nico bus paratodos loscomponentes
-
7/30/2019 Subsistema de Buses
11/19
Sncrono
Las transferencias estn gobernadas por una nicaseal de reloj compartida por todos los dispositivos.
Cada transferencia se realiza en un nmero fijo deperiodos de reloj
Los flancos del reloj determinan el comienzo de unnuevo ciclo de bus y el final del ciclo anterior
Asncrono
No existe seal de reloj
Los dispositivos implicados en la transmisin fijan elcomienzo y el final de la misma mediante elintercambio de seales de control (Handshake)
Se utilizan dos seales de sincronizacin:
MasterSlave
Protocolo completamente interbloqueo, a cada flancodel master le sigue uno del slave
Ciclo de escritura:
(M a S) Hay un dato en el bus
(S a M) He tomado el dato
(M a S) Veo que lo has tomado
(S a M) Veo que lo has visto (Bus libre)
Ciclo de lectura:
(M a S) Quiero un dato
(S a M) El dato esta en el bus
(M a S) He tomado el dato
(S a M) Veo que lo has tomado (Bus libre)
-
7/30/2019 Subsistema de Buses
12/19
-
7/30/2019 Subsistema de Buses
13/19
Comunicacin interna dentro de la CPU
Bus Interno
Fundamentalmente, comunicacin entre laCPU y la cache externa
Bus delProcesador
Buses para la conexin procesador/DRAM ydispositivos de E/S con altas prestaciones.Pueden ser buses de carcter general
Bus Local
Conexin de dispositivos de E/S con menoresprestaciones
Bus de Expansin
Conexin entre distintos sistemas procesadorque forman un mismo sistemaBus del Sistema
-
7/30/2019 Subsistema de Buses
14/19
Una de las cuestiones ms importantes a la hora de disear un bus:
Qu ocurre cuando un dispositivo quiere hacer uso del bus?
Cmo reserva el bus para su uso?Con un esquema maestro-esclavo se evita estos problemas:
Solo el maestro del bus inicia y controla todos los accesos al bus
El esclavo responde a las peticiones de lectura y escritura
Los sistemas ms simples tienen al procesador como el maestro del bus
Todas las peticiones estn controladas por el procesador
Principal desventaja: todas las transacciones involucran al procesador
La solucin es permitir ms de un maestro en el bus
Cuando en potencia puede haber varios maestros del bus se necesita de un
esquema de arbitraje
-
7/30/2019 Subsistema de Buses
15/19
Esquema de arbitraje
Un maestro quequiera hacer uso del
bus activa la seal derequerimiento de bus
El maestro no puedehacer uso del bus
hasta que se loconcedan (bus grant)
Un maestro debeindicar al rbitro
cuando finaliza el usodel bus
-
7/30/2019 Subsistema de Buses
16/19
Factores de los esquemasde arbitraje
Prioridad; El dispositivomas prioritario debe seratendido antes
Imparcialidad; El
dispositivo de mas bajaprioridad tambin debeser atendido garantizandoel acceso eventual al bus
-
7/30/2019 Subsistema de Buses
17/19
Serie (daisy chain)
Las prioridades se determinan enfuncin de la posicin en el bus
Un dispositivo de alta prioridadintercepta la seal de concesin
del bus
Simple pero no garantiza laimparcialidad
Paralelo Centralizado
Se selecciona un dispositivo comorbitro del bus
Cada dispositivo solicita de maneraindependiente el acceso al bus
El arbitro selecciona el dispositivoal cual se le dar acceso y le
notifica que pasa a ser el maestrodel bus
Distribuida por autoseleccin
No se utiliza ningn arbitro
Los dispositivos solicitan el busenviando una seal
Cada dispositivo es capaz dedeterminar si es el solicitante de
mas alta prioridad y se hace con elbus
Clasificacin de los Esquemas de Arbitraje
-
7/30/2019 Subsistema de Buses
18/19
PCI (Peripheral Component Interconnet / Interconexin de componentes perifricos)
AGP (Accelerated Graphics Port / Puerto de aceleracin grafica)
IDE (Integrated Drive Electronics / Electrnica Integrada de Dispositivos)
SATA (Serial ATA)
USB (Universal Serial Bus / Bus de serie universal)
VME (Versa Module Europe / Versa Mdulo de Europa)
-
7/30/2019 Subsistema de Buses
19/19
