SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

13
SPARC (SCALABLE PROCESSOR ARCHITECTURE) Jorge Vega Oscar Manuel Romay Rubén de Diego

Transcript of SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

Page 1: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

SPARC(SCALABLE PROCESSOR

ARCHITECTURE)

Jorge VegaOscar Manuel Romay

Rubén de Diego

Page 2: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

•Introducción – ¿Qué son las instrucciones?•Categoría de instrucciones.•Como se ejecutan las instrucciones.•Formatos de instrucciones.•Ejemplos de algunas instrucciones.

ARQUITECTURA SPARC

Page 3: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

INSTRUCCIONES

• Representación de la instrucción Formato

• Acción a ejecutarse Código de operación

• Direccionamiento Donde está el dato

Page 4: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

CATEGORÍA DE INSTRUCCIONES

SPARC posee cerca de 50 instrucciones.Se pueden clasificar en cinco categorías.•LOAD y STORE.•INSTRUCCIONES ARITMÉTICAS/LÓGICAS.•OPERACIONES DE COPROCESADOR.•INSTRUCCIONES DE CONTROL DE TRANSFERENCIA.•INSTRUCCIONES DE CONTROL DE REGISTRO. R/W.

Page 5: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

EJECUCIÓN DE LAS INSTRUCCIONES

•La instrucción PC es traída al frente y posteriormente ejecutada. •Nuevos valores serán asignados al PC y al siguiente contador de programa nPC .•Una instrucción puede generar una excepción:•Otros eventos que pueden causar TRAPS:

Excepción causada por una instrucción anterior(DEFERRED TRAP) Interrupción o un error asíncrono (DISRPTING TRAP) Una solicitud de restablecimiento (TRAP RESET).

Se produce una trap, el control es vectorizado en una tabla de traps.

Page 6: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

EJECUCIÓN DE LAS INSTRUCCIONES• Si una TRAP no se produce y la instrucción no es una transferencia

de control, (nPC) se copia en el PC y el npc se incrementa en 4. • Si es una instrucción de control de transferencia, el nPC se copia

en el PC y dirección de destino se escribe en el nPC.• Así, los dos contadores de programa de establecer un modelo de

ejecución retardada.• Para cada acceso a la instrucción y cada acceso a los datos

normales, IU(Integer Unit) añade identificador de espacio de direccionamiento o ASI (adress space identifier) de 8 bits a la dirección de memoria de 64 bits. Las instrucciones alternas Load/Store pueden proporcionar un ASI arbitrario con su dirección de dato, o usar el valor actual de ASI contenido en el registro ASI.

Page 7: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

FORMATO DE INSTRUCCIONES

Page 8: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

FORMATO 1 DE INSTRUCCIONESINSTRUCCIONES DE SALTO

Page 9: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

FORMATO 2 DE INSTRUCCIONESINSTRUCCIONES BRANCH Y SETHI

Page 10: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

FORMATO 3 DE INSTRUCCIONESINSTRUCCIONES ALGEBRAICAS

Page 11: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.
Page 12: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.
Page 13: SPARC (S CALABLE P ROCESSOR A RCHITECTURE ) Jorge Vega Oscar Manuel Romay Rubén de Diego.

BIBLIOGRAFÍA

•http://developers.sun.com/solaris/articles/sparcv9.pdf•Manual de Sparc V.9•http://thewalltech.blogspot.com/2008/01/set-de-intrucciones-maquina-sparc.html•http://www.fing.edu.uy/inco/cursos/arqsis2/teorico/notas-sparc.pdf•Apuntes de la asignatura.