sistemas digitales secuenciales

Sistemas Electronicos Digitales2o Curso Ingeniería Técnica Industrial

Logica Modular Secuencial

José Luis Rosselló Sanz

Grupo de Tecnología Electrónica

Universitat de les Illes Balears

Índice

• Introducción

• Registros

• Contadores– Contadores asíncronos

– Contadores síncronos

• Contadores MSI

Clasificación Circuitos Digitales

Circuitos Digitales


Circuitos Digitales

Combinacionales


Circuitos Digitales

CombinacionalesSecuenciales


Circuitos Digitales


Asíncronos


Circuitos Digitales


SíncronosGobernados por

un reloj de sincronización

Asíncronos

Sistema secuencial

Entradas Salidas

Memoria

Registros de desplazamiento

D Q

Q

D Q

Q

D Q

Q

D Q

Q

Reloj

Entrada

y3y2 y1

y0

Reloj

Entrada

y3..0

Registros de desplazamiento

D Q

Q

D Q

Q

D Q

Q

D Q

Q

Reloj

Entrada

y3y2 y1

y0

Reloj

Entrada

0000 1000 1100 0110 0011 1001 1100 1110 1111 0111 0011y3..0

Reloj

EntradasSerie

DSL DSR

Entradas en paralelo di

Control

Salidas qi

di

DSR , qi-1

qi-1 , DSL

qi

0

Salidas

Carga en paralelo

Desplazamiento derecha

Desplazamiento izquierda

Memoria

Reset_

ControlReloj

74194“Shift Register”BidireccionalUniversal de 4 bits


74194 “Shift Register” BidireccionalUniversal de 4 bits


En

trad

as

Clear*

Reloj

Control


Bloque combinacional

En

trad

as

Clear*

Reloj

Control



Blo

qu

e S

ecu

en

cial

En

trad

as

Clear*

Reloj

Control



Blo

qu

e S

ecu

en

cial

Sali

das

En

trad

as

Clear*

Reloj

Control

Tipos de contadores

• Diseñados como máquinas tipo Moore (la salida esel estado)

• Síncronos– Más fiables y rápidos– Sin estados intermedios (glitches)– Más grandes

• Asíncronos– Más lentos– Presentan glitches en las transiciones– Más pequeños

Contadores con registros

D Set Q

Q

D Q

Q

D Q

Q

D Q

Q

Reloj

y3y2 y1

y0S

Reloj

Set

Contadores con registros

D Set Q

Q

D Q

Q

D Q

Q

D Q

Q

Reloj

y3y2 y1

y0S

Reloj

Set

0000y3..01000 0100 0010 0001 1000 0100

Contadores “Twisted ring”

D Q

Q

D Q

Q

D Q

Q

D Q

Q

Reloj

y3y2 y1

y0

Reloj

Contadores “Twisted ring”

D Q

Q

D Q

Q

D Q

Q

D Q

Q

Reloj

y3y2 y1

y0

Reloj

0000y3..01000 1100 1110 1111 0111 0011

Linear Feedback Shift Register (LFSR)

D Q

Q

D Q

Q

D Q

Q

D Q

Q

Reloj1

12

14

15

7

115

8

4

9

3

6

1310

2

0Generador denúmerospseudoaleatorios

Contador asíncrono

y0

y1

y2

y3

Entrada

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Habilitación

Entrada

y0 y1 y2 y3

Contador asíncrono

y0

y1

y2

y3

Entrada

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Habilitación

Entrada

y0 y1 y2 y3

Contador asíncrono

y0

y1

y2

y3

Entrada

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Habilitación

Entrada

y0 y1 y2 y3

Contador asíncrono

y0

y1

y2

y3

Entrada

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Habilitación

Entrada

y0 y1 y2 y3

Contador asíncrono

y0

y1

y2

y3

Entrada

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Habilitación

Entrada

y0 y1 y2 y3

Contador asíncrono

y0

y1

y2

y3

Entrada

y3..00 1 2 3 4 5 6 7 8 9 A B C D E F

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Habilitación

Entrada

y0 y1 y2 y3

Contador asíncronoT Q

Q

T Q

Q

T Q

Q

T Q

Q

Habilitación

Entrada

y0 y1 y2 y3

y0

y1

y2

y3

Entrada

y3..0F E D C B A 9 8 7 6 5 4 3 2 1 0

Contador asíncrono de módulo 10

y0 y1 y2 y3

T Q

CLR Q

T Q

CLR Q

T Q

CLR Q

T Q

CLR Q

Entrada

1 1 1 1

y3..0

y0

y1

y2

y3

0 1 2 3 4 5 6 7 8 9 A 0

Contador asíncrono de módulo 10

y0 y1 y2 y3

T Q

CLR Q

T Q

CLR Q

T Q

CLR Q

T Q

CLR Q

Entrada

1 1 1 1

y3..0

y0

y1

y2

y3

0 1 2 3 4 5 6 7 8 9 A 0

Contador asíncrono: Inconvenientes

y0

y1

y2

y3

y3..06 7 0 8 96 4

4tp

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Entrada

y0 y1 y2 y3

1

Ejemplo de funcionamiento

T Q

T Q

T Q

Reloj

1

A2 A1 A0 E2

E1

E0

74HC138A

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

74138- Decodificador de 1 a 8

74138- Decodificador de 1 a 8 74138- Decodificador de 1 a 8

74138- Decodificador de 1 a 8 74138- Decodificador de 1 a 8

74138- Decodificador de 1 a 8T Q

T Q

T Q

Reloj

1

A2 A1 A0 E2

E1

E0

74HC138A

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Reloj

y0

y1

y2

T Q

T Q

T Q

Reloj

1

A2 A1 A0 E2

E1

E0

74HC138A

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Reloj

y0

y1

y2

T Q

T Q

T Q

Reloj

1

A2 A1 A0 E2

E1

E0

74HC138A

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Reloj

y0

y1

y2

T Q

T Q

T Q

Reloj

1

A2 A1 A0 E2

E1

E0

74HC138A

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Reloj

y0

y1

y2

T Q

T Q

T Q

Reloj

1

A2 A1 A0 E2

E1

E0

74HC138A

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Reloj

y0

y1

y2

Solución “Strobing”

T Q

T Q

T Q

Reloj

1

A2 A1 A0 E2

E1

E0

74HC138A

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Reloj

y0

y1

y2


T Q

T Q

T Q

Reloj

1

A2 A1 A0 E2

E1

E0

74HC138A

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Reloj

y0

y1

y2


Problemas propuestos

• Diseña dos contadores, uno módulo-32 y otromódulo 20 a partir de Flip-Flops JK activos porflanco de bajada

• Calcula la frecuencia máxima a la que puede operarun contador asíncrono de módulo-10 si el tiempo deretardo de cada uno de sus Flip-Flops es de 20nanosegundos– (Supón que cada estado ha de ser estable durante al

menos medio ciclo de reloj)

Contadores síncronos

• Todos los Flip-Flops estan conectados almismo reloj

• Varian al unísono (sin presencia de glitches)

• Más rápidos

• Ocupan más area

Contadores síncronos

T Q

Q

T Q

Q

T Q

Q

T Q

Q

1

Reloj

Contador asíncrono

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

Lógica combinacional

Contador síncrono

y0

y1

y2

y3

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y31

Contador binario síncrono

y0

y1

y2

y3

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y31


y0

y1

y2

y3

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y31


y0

y1

y2

y3

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y31


y0

y1

y2

y3

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y31


y0

y1

y2

y3

y3..00 1 2 3 4 5 6 7 8 9 A B C D E F

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y31


T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y3

1


y0

y1

y2

y3

y3..0F E D C B A 9 8 7 6 5 4 3 2 1 0

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y3

1


y0

y1

y2

y3

y3..0F E D C B A 9 8 7 6 5 4 3 2 1 0

T Q

Q

T Q

Q

T Q

Q

T Q

Q

Reloj

y0 y1 y2 y3

1


y0

y1

y2

y3

y3..0F E D C B A 9 8 7 6 5 4 3 2 1 0

Diagrama de estados contador BCD

00000001

0010

01010100

0011

1001

1000

0110

0111

11-1 1-11

u=1

u=0 u=1

u=0

u=0

u=0

u=0

u=1

u=1

u=1

u=1

u=0u=1

u=0

u=0

u=0

u=0

u=1

u=1

u=1

Ejercicio: Implementa el circuito secuencial usando Flip-Flops tipo T

0111

0000

0011

1001

0 0

1000

0000

0100

0000

0 1

000000001 0

000000001 1

010101100 1

000100100 0

1 01 1 y1y0

y3 y2

1001

0000

0101

0001

0 0

0000

0000

0110

0010

0 1

000000001 0

000000001 1

011110000 1

001101000 0

1 01 1 y1y0

y3 y2

1111

1100

0111

1001

0 0

0001

1101

0001

0001

0 1

101010111 0

111011111 1

001100010 1

001100010 0

1 01 1 y1y0

y3 y2

0001

1100

0001

0001

0 0

1001

1101

0011

0011

0 1

101010111 0

111011111 1

000111110 1

000101110 0

1 01 1 y1y0

y3 y2

y*3 y

*2 y

*1 y

*0 u=0 y*

3 y*2 y

*1 y

*0 u=1

T3 T2 T1 T0 u=1T3 T2 T1 T0 u=0

Contador UP/DOWN• T0=uy2y1y0+y3y2+y3y1+uy2y1y0+uy3y0

• T1=uy2y1y0+uy3y1y0+y3y2+uy1y0

• T2=uy3y2y0+uy3y2y0+uy1y0+y3y1+uy3y0

• T3=y3+y0+y2y1

Reloj

T y

SistemaCombinacionalu

T3..04b

4b y3..0

Contadores MSI

• 74161 Contador síncrono binario de 4 bitscon Reset asíncrono

• 74163 Contador síncrono binario de 4 bitscon Reset síncrono

• 74191 Contador binario de 4 bits Up/Down

Tablas de verdad Tablas de verdad

Tablas de verdad Tablas de verdad

Tablas de verdad

TC=1 si CET=1 y Q=F

y0

y1

y2

y3

y3..00 1 2 3 4 5 6 7 8 9 A B C D E F

TC

CET

CEP

MR

PE

y0

y1

y2

y3

y3..0 0 1 2 3 4 5 6 7 8 9 A 0 1 2 3 4

TC

CET

CEP

SR

PE

Clear síncrono del 74163

y0

y1

y2

y3

y3..0 0 1 2 3 4 5 6 7 8 9 A 0 1 2 3 4

TC

CET

CEP

SR

PE

Clear síncrono del 74163

y0

y1

y2

y3

y3..0 0 1 2 3 4 5 6 7 8 9 A 0 1 2 3 4

TC

CET

CEP

MR

PE

Clear asíncrono del 74161

5

Contador BCD módulo 60

PE

D0

D1 D2 D3 CEPCETSR

CP

74F162

Q0

Q1

Q2

Q3

TC

PE

D0

D1 D2 D3 CEPCETSR

CP

74F162

Q0

Q1

Q2

Q3

TC

Reloj

y0

y1

y2

y3

y4

y5

y6

y7

Contador BCD módulo 60

y3..0

y7...3

0 1 2 3 7 8 9 0 1 2 8 9 0 1 2

0 0 1 5 0

TC

SR

Resumen• Registros de desplazamiento

– Sirven como memoria– Podemos implementar contadores al realimentarlos

• Contadores– Asíncronos

• Con presencia de glitches• Mas lentos

– Síncronos• Ocupan más area

• Clear / Load– Síncronos (Reseteamos o cargamos dato esperando al

flanco de reloj– Asíncrono (Reseteamos o cargamos dato de forma

inmediata

Ejercicio propuesto

• El sensor de temperatura LM74 es undispositivo que, controlado por un reloj y unaseñal de control (SC y CS*), proporciona elvalor de temperatura por el puerto de salida(SO). A partir de contadores 74162, de“shift-register” 74194 y de la lógica necesariadiseñat un sistema que cada minuto haga unalectura de la temperatura del sensor (8 bits) yla coloque en los “shift-registers”.

Sensor de Temperatura LM74

sistemas digitales secuenciales

Documents

Transcript of sistemas digitales secuenciales