S.D. RESUMEN DE PASOS EN IMPLEMENTACION DE MSS (1er Parcial)
-
Upload
victor-asanza-armijos -
Category
Education
-
view
440 -
download
3
Transcript of S.D. RESUMEN DE PASOS EN IMPLEMENTACION DE MSS (1er Parcial)
![Page 1: S.D. RESUMEN DE PASOS EN IMPLEMENTACION DE MSS (1er Parcial)](https://reader035.fdocuments.ec/reader035/viewer/2022081810/5873a75c1a28aba3548b531f/html5/thumbnails/1.jpg)
PRIMER PARCIAL:IMPLEMENTACIÓN DE MSS
1
0110000101110011011000010110111001111010011000010
11
01
01
00
11
00
10
10
11
00
00
10
11
01
11
0
Sistemas Digitales II
RESUMENSISTEMAS DIGITALES II
vasanza
![Page 2: S.D. RESUMEN DE PASOS EN IMPLEMENTACION DE MSS (1er Parcial)](https://reader035.fdocuments.ec/reader035/viewer/2022081810/5873a75c1a28aba3548b531f/html5/thumbnails/2.jpg)
2
0110000101110011011000010110111001111010011000010
11
01
01
00
11
00
10
10
11
00
00
10
11
01
11
0
Sistemas Digitales II
Diagrama de Estados
Reducido
Tabla de Estados Presentes y Siguientes
Mapas de Karnaugh
Ecuaciones Booleanas
Implementación con Puertas
Lógicas
Diagrama de Tiempo
yn \ y0 0 1
0 Yn..Y0 Yn..Y0
1 Yn..Y0 Yn..Y0
vasanza
![Page 3: S.D. RESUMEN DE PASOS EN IMPLEMENTACION DE MSS (1er Parcial)](https://reader035.fdocuments.ec/reader035/viewer/2022081810/5873a75c1a28aba3548b531f/html5/thumbnails/3.jpg)
3
0110000101110011011000010110111001111010011000010
11
01
01
00
11
00
10
10
11
00
00
10
11
01
11
0
Sistemas Digitales II
Diagrama de Estados Reducido / ASM
Diagrama de Tiempo
VHDL
• Mem Estado & Deco E.S.
• Deco Salida.
Implementación: Reg. Sostenimiento,
Decoder & Mux
Mapas de Karnaugh
vasanza