Repetidor regenerativo

ARQUITECTURA DE REDES SISTEMAS Y SERVICIOS

2º Ing. Telecomunicación. Curso 2005/06

MÁS SOBRE TRANSMISIÓN

1. SINCRONISMO ..................................................................................................................................... 2

1.1 CONCEPTO DE SINCRONISMO. TRANSMISIÓN ASÍNCRONA V.S. SÍNCRONA..................................... 2 1.2 PROBLEMAS DE SINCRONISMO .......................................................................................................... 3 1.3 DESLIZAMIENTO DE TRAMA .............................................................................................................. 5 1.4 MODOS DE OPERACIÓN ...................................................................................................................... 7 1.5 MÉTODOS DE SINCRONISMO.............................................................................................................. 8 1.5.1 SINCRONIZACIÓN DEL RELOJ PRIMARIO DE REFERENCIA (PRC) 8 1.5.2 IMPOSICIÓN DE SINCRONISMO 9 1.5.3 SINCRONISMO MUTUO 10

2. REPETIDORES REGENERATIVOS................................................................................................ 12

2.1 FUNCIONAMIENTO DEL REPETIDOR................................................................................................ 12 2.2 PROBLEMAS EN EL REPETIDOR REGENERATIVO............................................................................ 12

3. JERARQUÍA DIGITAL PLESIÓCRONA (PDH) ............................................................................ 14

3.1 LAS JERARQUÍAS EUROPEA, AMERICANA Y JAPONESA.................................................................. 14 3.2 EL PRIMER NIVEL EN LA JERARQUÍA EUROPEA ............................................................................. 15 3.2.1 EL MULTIPLEX MIC 15 3.2.2 ALINEACIÓN DE TRAMA 16 3.2.3 MULTITRAMA PARA SEÑALIZACIÓN 17 3.2.4 MULTITRAMA PARA CRC 18 3.3 EL PRIMER NIVEL EN LAS JERARQUÍAS AMERICANA Y JAPONESA................................................ 20 3.4 TRAMAS DE ORDEN SUPERIOR ......................................................................................................... 21 3.4.1 TÉCNICAS DE JUSTIFICACIÓN 21 3.4.2 TASA NOMINAL DE JUSTIFICACIÓN 22 3.4.3 TRAMA E2 CON JUSTIFICACIÓN POSITIVA 22 3.4.4 TRAMA E2 CON JUSTIFICACIÓN POSITIVA/NULA/NEGATIVA 25 3.4.5 TRAMAS DE ORDEN SUPERIOR A 2 26

4. CONCLUSIONES................................................................................................................................. 31

2 Más sobre transmisión

Arquitectura de Redes Sistemas y Servicios

Curso 2005/06 ©Isabel Román Martínez

1. SINCRONISMO

1.1 Concepto de sincronismo. Transmisión asíncrona v.s. síncrona

Cuando el modo de transmisión entre dos equipos es asíncrono éstos no tienen un reloj común. Sin embargo es imprescindible que el receptor sepa en qué instante recibe un bit y cuál es la duración del mismo, ya que tiene que recogerlo del enlace para interpretar la información que le está llegando. Para conseguir esta imprescindible sincronización el emisor envía la información en bloques de palabras (o caracteres), cada vez que va a transmitir una palabra nueva envía un bit especial denominado bit de comienzo o arranque, que indicará al receptor que a partir de ese momento va a comenzar a recibir una palabra. Terminada la transmisión de la palabra el emisor envía uno (o varios bits) denominados de final o parada, que indican al receptor que la palabra ha terminado. Como la longitud de la palabra es fija (normalmente 8 bits) el receptor puede leer e interpretar esta información sin problemas y sin la necesidad de compartir un reloj con el emisor. La figura 1 muestra el caso de una transmisión asíncrona. El mayor problema de este mecanismo es la necesidad de insertar bits adicionales de parada y espera que disminuyen el rendimiento de las líneas de transmisión

Fig. 1 Transmisión Asíncrona

Cuando el modo de transmisión es síncrono los datos se transmiten con un ritmo fijo, marcado por un reloj o base de tiempo común a los equipos transmisor y receptor. Se denomina sincronismo al establecimiento de este reloj con la finalidad de interpretar adecuadamente las señales recibidas. Cuando existe este sincronismo los equipos involucrados en una transmisión conocen el instante exacto en que debe aparecer determinada información, de este modo las tareas de inserción, recuperación o conmutación de los datos del canal resultan mucho más sencillas.

Además no es necesario transmitir bits de arranque y parada para indicar el comienzo y el final de la transmisión, como ocurría con las transmisiones asíncronas. Esto conlleva un mejor aprovechamiento de la capacidad del enlace, ya que toda la información transmitida es útil. La figura 2 muestra el caso de una transmisión síncrona. Como se puede apreciar el receptor conoce dónde comienza y termina cada bit sin necesidad de que el emisor añada ninguna información adicional.

Tbit

Bit de ArranqueCarácterBit de Parada

TbitTbit

Bit de ArranqueBit de ArranqueCarácterCarácterBit de ParadaBit de Parada

Cuestión 1: ¿Recuerda dónde se utilizaba este tipo de transmisión?

Cuestión 2: Analice como la sincronización facilita la multiplexión por división en el tiempo.

Más sobre transmisión 3



Tbit

Carácter 2 Carácter 1

TbitTbit

Carácter 2Carácter 2 Carácter 1Carácter 1

Fig. 2 Transmisión Síncrona

Todos los componentes de un sistema de transmisión digital necesitan una señal de reloj para su funcionamiento. Utilizando ésta señal se generarán las secuencias de unos y ceros, es decir la información digital, con un régimen binario determinado. La figura 2 muestra como la frecuencia de reloj determinará el tiempo de bit de la señal digital generada por el dispositivo. El comienzo de cada bit vendrá marcado por la fase del reloj. Dentro de un dispositivo, donde las distancias son pequeñas, existe un reloj que proporciona el sincronismo para todos los elementos que lo componen. Así en un computador, o en una central de conmutación, todos los componentes funcionan exactamente a la misma frecuencia. Si las distancias entre los componentes del sistema aumentan, como ocurre en un sistema de transmisión, conseguir un reloj común resulta más complejo y puede requerir de toda una red adicional de sincronización, como iremos viendo a lo largo del tema.

Fig. 3 Generación de pulsos a partir de la frecuencia de reloj.

1.2 Problemas de sincronismo

Para que la transmisión fuera perfectamente síncrona el reloj utilizado para generar la señal transmitida al enlace debería ser exactamente igual, en frecuencia y fase, que el utilizado para leer los datos recibidos. Así el receptor leería los datos con el mismo régimen binario que fueron generados y recogería los datos del enlace justo en el momento apropiado. Sin embargo ciertos factores dificultan el sincronismo:

• Relojes imperfectos

Hay que comenzar distinguiendo dos conceptos fundamentales, la frecuencia nominal y la frecuencia instantánea. Los relojes de dos equipos que deben estar sincronizados se ajustan a la misma frecuencia, ésta es la denominada frecuencia nominal. Sin embargo en un instante determinado la frecuencia real que genera el reloj de un dispositivo, la denominada frecuencia instantánea, es muy difícil que sea exactamente igual a la nominal, con lo que dos relojes

Tb=1/f

ftiempo

1 0 0 1 0 1




Jitter

Posición ideal

Bit adelantadoBit retrasado

JitterJitterJitterJitter

Posición ideal

Bit adelantadoBit retrasadoPosición ideal

Bit adelantadoBit retrasado

ajustados a la misma frecuencia nominal es difícil que trabajen a la misma frecuencia instantánea exactamente. Este fenómeno se suele denominar fluctuación o deriva de frecuencia y es debido a las imperfecciones propias de los relojes de manera que depende en gran manera de la calidad de los mismos. Se podría cuantificar como:

La primera causa de deriva de frecuencia es la precisión con la que un reloj puede ser sintonizado. Si se puede sintonizar el reloj con una precisión de x Hz la frecuencia instantánea puede variar hasta x Hz por debajo o por encima de la nominal. De este modo la diferencia entre las frecuencias instantáneas de dos relojes ajustados a la misma frecuencia nominal puede llegar hasta los 2x Hz desde el momento mismo de la sincronización. La segunda es la estabilidad del reloj, es decir el modo en que éste cambia su frecuencia en un periodo de tiempo como resultado del envejecimiento. Un reloj ajustado a una frecuencia nominal acaba desviándose de ésta y trabajando con una frecuencia instantánea distinta. De este modo la desintonización con cualquier otro reloj que fuera ajustado a la misma frecuencia nominal y que funcione de forma aislada a éste es cada vez mayor.

De esta forma un equipo puede estar generando información usando un reloj de frecuencia fa y, en el otro extremo del enlace, se está interpretando la información como si llegara a una frecuencia fa ± ∆f. Esto es lo mismo que decir que un equipo transmite con un régimen binario de Rb bps y en el otro extremo se lee a Rb ± ∆Rb bps.

• Fluctuación de fase

Se pueden producir fluctuaciones en la fase de la señal de reloj. Este fenómeno también es conocido como Jitter. El efecto es el desplazamiento del elemento de señal, los bits, con respecto a la posición ideal que deberían ocupar en el tiempo, como ser representa en la figura 4. En todas las transmisiones digitales se da este fenómeno como resultado de la acumulación de pequeñas imprecisiones de temporización a lo largo de regeneradores y multiplexores. El mayor inconveniente de este fenómeno es que es acumulativo no pudiendo eliminarse y empeorando por tanto con la longitud de la línea de transmisión. Este fenómeno limita la longitud máxima de las líneas de transmisión digitales.

Fig. 4. Variación del bit respecto a su posición ideal (JITTER)

• Variación del retardo de transmisión

El tiempo de propagación de la señal en el sistema de transmisión puede cambiar. Esto provoca que la información se adelante o se atrase con respecto a la posición que debería ocupar, incluso aunque las frecuencias sean exactamente iguales. Por ejemplo, la velocidad de propagación de la señal en el medio depende de la temperatura, por lo que cambios de temperatura

|fn-fi|fn

|fn-fi|fn




provocan variaciones significativas en el retardo de propagación en la línea. También hay ocasiones en las que la longitud del camino de propagación puede variar, como ocurre con los enlaces con satélites que no estén en la órbita geoestacionaria. El retardo puede ser modificado también a causa de reencaminamientos en la red. Cuando surge algún problema en una ruta, como puede ser la rotura de un enlace, hay sistemas en los que el tráfico de la red se reencamina a través de una ruta alternativa. Si en la nueva ruta se tiene un tiempo de propagación diferente (distinta longitud, distintos medios de transmisión...) también se pueden provocar deslizamientos de la información. Si la red utiliza el reencaminamiento para proteger el servicio es imprescindible tener muy presente este problema para llevar a cabo las medidas oportunas.

1.3 Deslizamiento de trama

Una de las primeras medidas para soportar pequeñas desviaciones en la frecuencia instantánea entre un emisor y un receptor separados por un enlace es que el receptor no lea los datos que llegan directamente del enlace si no de un buffer o memoria donde se van almacenando los bits que llegan desde el otro extremo. Así la escritura puede efectuarse a un ritmo, el que marca la frecuencia instantánea del emisor, y la lectura a otro ligeramente distinto, el que marca la frecuencia instantánea del receptor, sin peligro de perder datos. Evidentemente cuanto mayor sea el tamaño de esta memoria mayor será la desviación de frecuencias que se podrá soportar. Normalmente esta variación entre las frecuencias instantáneas que el sistema es capaz de soportar se expresa en partes por millón. Si, por ejemplo, en una línea de 2,048 Mbps se permiten variaciones de ±50ppm las variaciones de hasta 200 bps, son soportadas sin que se pierdan ni dupliquen datos. La figura 5 muestra como un nodo que recibe datos con frecuencia fa puede enviarlos a un enlace de salida con otra frecuencia fb, utilizando también un buffer a la entrada.

Fig. 5 Lectura de datos desde memoria de entrada con reloj propio

El fenómeno de “Slip” o deslizamiento de trama ocurre cada cierto tiempo en el sistema si existe una diferencia continuada, y en la misma dirección, entre las frecuencias de entrada y salida de la línea, es decir entre la frecuencia con que se escribe en el buffer y la frecuencia con que se lee de él.

fa

Extracciónde reloj

fa

fb

fa fb




Cada uno de estos deslizamientos implica un error dado que se pierde o inserta información de forma inapropiada. La figura 6 representa lo que ocurre en un equipo de conmutación cuando el régimen binario de entrada al mismo es distinto al régimen binario con el que se leen los datos y se transmiten al siguiente enlace. Se considera la existencia de un buffer a la entrada del conmutador para soportar pequeñas fluctuaciones de frecuencia, sin embargo si la diferencia de frecuencias se mantiene cierto tiempo esta memoria no es capaz de soportar esa variación.

Fig. 6 Variación de frecuencias continuada

El primer problema sería que el régimen binario a la entrada de la línea fuera mayor que el de lectura. En esta ocasión el buffer se empieza a llenar con datos que esperan a que les toque su turno para ser recogidos y transmitidos al siguiente enlace. Mientras el buffer no se ha llenado del todo no hay problema, cuando hay que leer algo se recoge de esta memoria. Pero si el buffer se llena los datos que lleguen a continuación se perderán, ya que no tienen donde guardarse hasta que les llegue su turno.

El otro problema sería tener un régimen binario en la línea de entrada menor que el que se utiliza para la lectura de los datos. El contenido del buffer irá disminuyendo de forma gradual, ya que se sacarán los datos más rápidamente de lo que se introducen, cuando se vacíe no habrá nada que transmitir al siguiente enlace. En este caso lo que suele hacer el equipo es volver a enviar la información anterior. Hay que considerar que mientras que las variaciones de velocidad no sean continuadas o no sean siempre iguales, es decir, que unas veces la lectura sea más rápida que la escritura y otras al contrario, el buffer soporta estas variaciones y no ocurriría este fenómeno de deslizamiento de trama.

A B D DC E

El buffer está vacío y nohay nada que transmitir,los datos del intervalo Dse duplican

Frecuencia de transmisióna la entrada: f - ∆f

Frecuencia nominal detransmisión: f

B C E FA D

B C E GA D H

Se llena el buffer y losdatos del intervalo F sepierden

Frecuencia de transmisióna la entrada: f + ∆f

Frecuencia nominal detransmisión: f

B C E FA D G H

Cuestión 3: Si la diferencia no es continuada y en el mismo sentido ¿soporta la memoria de

entrada las variaciones? ¿por qué?

Cuestión 4: Observe detenidamente la figura 6 para ver los problemas de deslizamiento de

trama.




Además de la utilización de memorias de tamaño adecuado para controlar los deslizamientos existen otras técnicas como las de justificación.

Justificación positiva:

A cada flujo de bits que entra a un nodo se le asigna a la salida del mismo una capacidad algo mayor de la que necesita, los denominados bits de justificación. Si en un momento dado el buffer se vacía se envía relleno en este bit, esto se denomina realizar justificación positiva. Evidentemente será necesario también añadir bits que indiquen al otro extremo si en el bit de justificación va información o relleno para que actúe en consecuencia.

Justificación positiva/nula/negativa:

Se basa en el mismo principio anterior, pero en este caso hay dos zonas de justificación, positiva y negativa, como indica la figura 7. El flujo de bits tiene un espacio de carga asignado a la salida y dentro de este espacio está la zona de justificación positiva. Además fuera del espacio de carga está la zona de justificación negativa. Cuando la tasa de entrada a un nodo es justo la nominal a la salida se ocupa justo el espacio de carga y en la zona de justificación negativa se envía relleno (no se realiza ningún tipo de justificación). Si la tasa es superior a la nominal se envía información en el espacio de carga completo y en la zona de justificación negativa (se realiza justificación negativa). Cuando la tasa de entrada es inferior a la nominal se envía relleno tanto en la zona de justificación positiva como en la negativa (se realiza justificación positiva).

Fig. 7 Justificación positiva/nula/negativa

1.4 Modos de operación

Existen dos modos fundamentales de operación.

• Plesiócrono

Cada reloj del sistema opera de forma independiente. Es necesario entonces utilizar relojes de alta estabilidad y resintonizarlos periódicamente de forma manual con el fin de que operen dentro de unos límites muy cercanos a la frecuencia nominal de la red. De esta forma se intentará mantener los deslizamientos en un nivel aceptable. Se utilizan relojes muy caros y precisos. De todos modos siempre existe algún deslizamiento, por lo que se usan mecanismos como los de justificación vistos anteriormente. La jerarquía digital plesiócrona, que se verá más adelante en este mismo tema, sigue este modo de operación y se usa, sobre todo, en enlaces entre redes de distintos operadores o internacionales que conectan redes funcionando en modo síncrono.

Cuestión 5: ¿Cree que habitualmente si un nodo no trabaja a su frecuencia nominal un buffer

a la salida (de donde lee el receptor) soportaría bien las variaciones?

Cuestión 6: ¿Qué cree que pasará si la tasa de entrada es justo la nominal? ¿Qué irá entonces

en la zona de justificación? ¿Y si es mayor? ¿Y si es menor?

Cuestión 7: ¿Por qué cree que se usa para conectar redes/operadores distintos?




• Síncrono

Todos los relojes están controlados por un mecanismo automático, de forma que todos operan en la misma frecuencia nominal. Existen uno o dos relojes de muy alta calidad y precio, por ejemplo relojes atómicos, que sirven de referencia y controlan las frecuencias de los demás que son más baratos y de menor calidad. Todos los relojes operan en la misma frecuencia, con lo que se evitan los desplazamientos en condiciones normales. La información de temporización se disemina desde el reloj primario de referencia (PRC) a todos los demás por una red superpuesta de control de sincronización. La jerarquía digital síncrona sigue este modelo y se suele utilizar en comunicaciones dentro de la red de un mismo operador.

1.5 Métodos de sincronismo

Para conseguir el sincronismo de los relojes de los distintos elementos de red se utilizan principalmente dos métodos: Imposición de sincronismo y sincronismo mutuo. En el primer caso se necesita un reloj que sirva de referencia (el PRC) que es el que gobierna la sincronización de red, en el segundo caso el nodo se sincroniza con las señales de información de entrada.

1.5.1 Sincronización del reloj primario de referencia (PRC)

En el método de imposición de sincronismo el reloj de referencia primario dicta la frecuencia a los demás componentes de la red bien directamente o bien a través de un reloj de jerarquía inferior, como se verá más adelante. Este reloj tiene que tener unos requisitos especiales, en concreto debe tener una variación de fase reducida y una deriva de frecuencia inferior a 10-11, es decir que debe ser un reloj de alta tecnología. Éste puede funcionar de forma autónoma, normalmente en condiciones controladas de temperatura, humedad… o bien puede sincronizarse con un sistema externo más exacto como los que pasamos a enumerar a continuación. Una comparación de estos sistemas puede encontrarse en la figura 8.

1.5.1.1 UTC

Escala de tiempo universal coordinado, también se conoce como GMT (Greenwich Mean Time) u hora Zulú. Es una escala solar es decir que se basa en la cuenta de las rotaciones de la tierra desde un origen de tiempo determinado, el 1 de enero de 1972. Utiliza un conjunto de relojes de cesio en condiciones fuertemente controladas en laboratorios de estandarización.

1.5.1.2 GPS

El sistema global de posicionamiento necesita una perfecta sincronización entre sus satélites y utiliza una escala de tiempo atómica basada en contar los ciclos de una señal en determinada resonancia atómica (relojes atómicos). Utiliza relojes en estaciones terrenas de control y en los propios satélites. El origen de tiempo es el 6 de Enero de 1980 y está 13 adelantado a UTC.

1.5.1.3 LORAN-C

El sistema Long Range Navigation proporciona servicios de navegación, localización y temporización para usuarios civiles o militares en tierra, mar o aire utilizando una escala de tiempos atómica. Determina posiciones con exactitud de 50m. Se desarrolló para las costas americanas. El origen de tiempo de este sistema son las 0 horas del 1 de Enero de 1958 y está 22 segundos adelantado a UTC.

Cuestión 8: ¿Por qué cree que se suele limitar a la red de un operador?




1.5.1.4 TAI

El sistema Temps Atomique International (Tiempo atómico internacional) también utiliza una escala de tiempo atómica mantenida por la BIPM (International Bureau of Weights and Measures). Se basa en la comparación de unas 200 frecuencias localizadas en todo el mundo. Está 32 segundos por delante de UTC.

Fig. 8. Comparación de las escalas de temporización. Obtenido de http://www.leapsecond.com/java/gpsclock.htm

1.5.2 Imposición de sincronismo

Se utiliza entre nodos de distinta jerarquía. Un reloj de referencia (PRC) dicta la frecuencia al resto de relojes de la red, dentro de este método encontramos distintos mecanismos:

• Maestro/Esclavo

El reloj de referencia o maestro (M en la figura 9) controla directamente la frecuencia de todos los nodos de la red con enlaces de sincronización dedicados exclusivamente a esta tarea. También se puede recibir la señal a través de otro esclavo. Si hay demasiados nodos puede resultar costoso y si se rompe un enlace de distribución de reloj se crean regiones aisladas de sincronización.

M

E

E

E E

E

E

EE

EM

E

E

E E

E

E

E

E E

E

E

E

E E

E

E

EE

E E

EEE

EE

Fig. 9 Maestro/Esclavo simple

• Maestro/Esclavo Jerarquizado

Es una solución más robusta ya que la red puede seguir funcionando si el reloj de referencia tiene algún problema. La información de sincronización se transporta utilizando un encaminamiento jerárquico. El PRC está unido a una serie de nodos principales, en caso de que

Cuestión 9: Observe como la mayor parte de los mecanismos de sincronización han surgido

para solucionar problemas de posicionamiento.




221 1

E E

1

11

E E

0 0

E E

M

221 1

E E

1

11

E E

0 0

E E

M

ΣΣΣΣCLK

PLL VCXO

NODO A Y NODO B

ΣΣΣΣCLK

PLL VCXO

NODO A Y NODO B

caiga el primero uno de estos nodos asume el control. Estos nodos se unen a otros de segundo orden... A un nodo puede entrarle más de una referencia, como se puede comprobar en la figura 10. Cada nodo envía a los que está conectado información sobre el número de saltos hasta el reloj maestro, de esta forma cada nodo elige la señal de reloj con un número característico menor. Si el nodo detecta, a pesar de esto, que la referencia está muy degradada cambia de referencia.

Fig. 10 Maestro/Esclavo jerarquizado

• Maestro/Esclavo con preselección

En cada nodo hay una serie limitada de flujos de los que se obtienen referencias de reloj. Los flujos se ordenan de modo que el nodo se sincroniza a uno de ellos en un orden preestablecido. Se irán eligiendo según el nodo vea que la señal se va degradando.

1.5.3 Sincronismo mutuo

Los mecanismos de sincronización mutua se utilizan entre nodos del mismo nivel jerárquico y la finalidad es conseguir un reloj común utilizando como referencia los relojes individuales de cada uno que se obtienen de la señal de línea en los enlaces de entrada. Existen dos mecanismos distintos.

• Sincronización mutua unilateral

Si se utiliza un código de línea apropiado se puede reconstruir la señal de reloj en recepción a partir de la señal de datos recibida, gracias a los flancos de subida y bajada de ésta. Para obtener la señal de reloj a la que trabaja el equipo este mecanismo promedia las señales de reloj extraídas de los flujos entrantes a un nodo y las compara con su propio reloj. La señal obtenida es la utilizada como reloj tanto para leer como para escribir en los enlaces de salida. La figura 11 muestra este funcionamiento en uno cualquiera de los nodos de la red. A la entrada se promedian las señales de reloj obtenidas de los flujos de entrada, esta información junto con el reloj propio entra en un sistema de lazo cerrado (Phased Local Loop + Oscilador controlado por tensión) que se sintonizará a una frecuencia (CLK) que será la media de todas las de entrad más el reloj propio.

Fig. 11 Esquema del funcionamiento de un nodo con sincronismo mutuo unilateral




NODO B

ΣΣΣΣCLK

PLL VCXO

NODO A

ΣΣΣΣCLK

PLL VCXO

NODO B

ΣΣΣΣCLK

PLL VCXO

NODO A

ΣΣΣΣCLK

PLL VCXO

• Sincronización mutua bilateral

Este sistema es prácticamente igual al anterior salvo que ahora la señal resultante en cada nodo se envía también hacia los demás tal y como indica la figura 12.

Fig. 12 Esquema de funcionamiento de dos nodos utilizando sincronismo mutuo bilateral

En redes de gran tamaño suele utilizarse un esquema maestro-esclavo jerárquico entre nodos de distinto nivel, con empleo de sincronismo mutuo entre nodos de la misma jerarquía.




2. REPETIDORES REGENERATIVOS

Cuando la transmisión es digital uno de los elementos que encontramos en las líneas de transmisión es el repetidor regenerativo. En este apartado se analiza cómo funcionan estos dispositivos y el problema del jitter, para pasar a continuación a analizar otros equipos, los multiplexores.

2.1 Funcionamiento del repetidor

El repetidor regenerativo reconstruye los pulsos que durante la transmisión han sido atenuados, distorsionados y a los que se le ha añadido ruido. Sólo tratan los pulsos de señal recibida, no conocen como es la trama, los intervalos de tiempo, etc, es decir que desconocen la estructura de la información.

Las funciones básicas del repetidor regenerativo son:

Igualación y amplificación

Recupera la forma de onda de la señal en línea. La igualación se consigue con una ecualización de la señal. La amplificación con un convertidor automático de ganancia (amplificación variable), así se consigue un valor de pico prefijado.

Recuperación del reloj

El regenerador no tiene reloj interno. Para conocer la señal de reloj la recupera de los códigos de línea que recibe. Por tanto el código de línea debe tener suficientes cambios como para poder extraer el ritmo del reloj (códigos de línea vistos en el tema anterior)

Detección de la presencia o ausencia de pulso

La señal resultante de la etapa de igualación y amplificación se muestrea en los instantes que el repetidor considera que debe haber pulso (basándose en el reloj obtenido en la etapa anterior). Compara la señal resultante con un umbral para decidir si hay o no pulso.

Regeneración y transmisión de los pulsos

Se vuelve a generar la señal basándose en los pulsos detectados en la etapa anterior.

2.2 Problemas en el repetidor regenerativo

En el regenerador ocurren los siguientes problemas:

Jitter

Como ya se indicó se debe a la fluctuación de fase en la señal. Como el reloj se ha obtenido de la señal de entrada (que ya traía desviaciones respecto a la posición ideal) y además se añade un retardo que puede ir variando en el propio repetidor éste es un fenómeno acumulativo y por tanto limita el número de regeneradores en cascada.

Errores

Se pueden cometer errores por adición, considerar un 1 donde no lo había o por omisión, es decir considerar un 0 donde había un 1.

Para medir estos errores se utiliza la tasa de error binaria, BER (bit error rate), que se calcula como el número de bits erróneos/número de bits transmitidos. Según esta BER el efecto subjetivo sobre la voz es:




• Efecto inapreciable (Sistema correcto) si es menor que 10-6

• Chasquidos aislados, perceptibles si la voz es baja (Sistema degradado), mayor que 10-6 y menor que 10-5

• Chasquidos aislados, molestos si la voz es baja (Sistema degradado), mayor que 10-5 y menor que 10-3

• Inadmisible (Sistema estropeado) si es mayor de 10-3

Cuestión 10: ¿Cómo puede disminuir el número de errores cometido en un repetidor? ¿Qué

efecto tiene esta opción sobre el retardo en la línea?




3. JERARQUÍA DIGITAL PLESIÓCRONA (PDH)

Cuando el modo de operación es plesiócrono no existe una red de sincronismo entre los nodos pero sí que se ajustan todos para trabajar con un reloj muy próximo a la frecuencia nominal. Sin embargo, como se explicó anteriormente, la frecuencia instantánea puede tener ligeras variaciones respecto a esta frecuencia nominal. La jerarquía digital plesiócrona está basada en este modo de operación y se utiliza tradicionalmente en redes de telefonía para que varios canales telefónicos compartan un medio de transmisión utilizando técnicas de multiplexión por división en el tiempo. La estructura de las tramas de nivel físico que se forman para lograr esta multiplexión va a permitir una pequeña variación (siempre dentro determinados márgenes) de la frecuencia instantánea a la que trabaja cada nodo respecto a la nominal. En este apartado se presentará primero una visión general de la multiplexión en PDH, a continuación se presenta la trama de primer nivel y por último las tramas del resto de niveles.

3.1 Las jerarquías europea, americana y japonesa

PDH está basado en canales de 64Kbps. En cada nivel de la jerarquía PDH se va aumentando el número de canales multiplexados sobre el medio físico, de manera que el formato de trama es distinto en cada nivel e incluso varía la duración de cada una. En una trama además de los canales de 64Kbps se transporta información de control, que se va añadiendo cada vez que se aumenta de nivel. De este modo el número de canales de información de 64Kbps siempre es múltiplo del número de canales del nivel inferior pero no ocurre lo mismo con el régimen binario. Existen tres jerarquías PDH, la Europea, la Americana y la Japonesa. La primera, mostrada en la figura 13,utiliza la trama descrita en la norma G.732 de la ITU-T como trama de primer orden, mientras que las otras dos, mostradas en las figuras 14 y 15, utilizan la descrita en la G.733.

c1

c2

c3

c30

30 canales a64Kb/s

E1=2,048 Mb/s

Prim

ario

Secundario

E2= 8,448 Mb/s

120 canales a64Kb/s

E3= 34 Mb/s

480 canales a64Kb/s

E4= 140 Mb/s

1920 canales a64Kb/s

7680 canales a64Kb/s

E5= 560 Mb/s

Terciario

Cuaternario

Quinario

Fig. 13. Jerarquía PDH europea.

4

7

3

Cargas de orden inferiorVelocidad

1,544 Mbps

6,312 Mbps

44,736 Mbps

139,264 Mbps

Circuitos

24

96

672

2016

Nivel

T1

T2

T3

T4

Fig.14.Jerarquía Americana.




4

5

3

Cargas de orden inferiorVelocidad

1,544 Mbps

6,312 Mbps

32,064 Mbps

97,728 Mbps

Circuitos

24

96

480

1440

Nivel

T1

T2

T3

T4

Fig.15.Jerarquía Japonesa.

A los flujos de entrada a un multiplexor se les suele conocer como afluentes, tributarios o cargas del múltiplex de orden superior.

3.2 El primer nivel en la jerarquía europea

3.2.1 El multiplex MIC

La trama E1, la de primer nivel de la jerarquía PDH europea, se describe en la norma G.732 de la ITU-T. Se forma a partir de 30 canales analógicos vocales, típicamente en la central local donde se encuentra un equipo denominado multiplex MIC que realiza dos tareas: La modulación por impulsos codificados y la multiplexión de los 30 canales digitalizados, tal y como indica la figura16.

MUXMIC

Primario

I2 I3 I29 I32I1 I16

B1 B2 B3 B4 B5 B8B7B6

* 0 0 1 1 110

* 1 X * * ***

Tramasalternas

125µs

3,9µs

SeñalizaciónAlineación detrama

1

2

C = 64 Kb/s

C = 64 Kb/s

29

30

C = 64 Kb/s

C = 64 Kb/s

Fig.16. Formación de la trama E1

Para la digitalización de cada canal utiliza una frecuencia de muestreo de 8KHz, es decir un periodo de muestreo de 125µs. Cada muestra se codifica con 8 bits por lo que el régimen binario resultante para un canal vocal es de 64Kbps. Se utiliza una cuantización no uniforme basada en la ley de compresión A.

Para la multiplexión de los 30 canales digitales se monta una trama en la que se va a enviar una muestra de cada uno de los canales, la multiplexión se realiza octeto a octeto, como se aprecia en la figura 16. De modo que para mantener el régimen binario de 64Kbps por canal la duración de la trama necesariamente será 125µs. Además de la información de los canales se añade información de control e información de señalización. El primer intervalo de tiempo de la trama se utiliza para tareas como la alineación de trama y control de alarmas, como se indica en la figura 17. El intervalo de tiempo 16 se utiliza para enviar la información de señalización. De manera que en total se necesitan 32 intervalos de tiempo de 8 bits, 30 para canales vocales, uno para tareas de

Cuestión 11: Para las tramas E1 y T1 calcule el régimen binario que no es utilizado para

transmitir canales de datos.




control y otro para señalización, lo que da un régimen binario del flujo resultante tras la multiplexión 2048 Kb/s. Por eso los enlaces E1 se denominan comúnmente enlaces de 2 Megas, se transmite/recibe un flujo continuo de 2´048Mbps.

3.2.2 Alineación de trama

Como se dijo anteriormente el intervalo de tiempo 1 de la E1 se utiliza para tareas de control y alineación. La figura 17 muestra el uso de los 8 bits de este intervalo de tiempo.

Fig. 17. Utilización del primer intervalo de tiempo de la trama E1. Cuadro 5A/G.704

Cuando se quiere recuperar uno de los canales multiplexados en el enlace será necesario identificar dónde está el principio de trama en el flujo que se está recibiendo para así saber dónde se encuentra cada canal de 64Kbps. De manera que es necesario mantener una alineación al principio de trama que se consigue gracias a la señal de alineación de trama que se transmite en una de cada dos tramas, como indicaba la figura 17.

Número del bit

Tramas alternadas

1 2 3 4 5 6 7 8

Trama que contiene la señal Si 0 0 1 1 0 1 1

de alineación de trama (Nota 1) Señal de alineación de trama

Trama que no contiene la señal Si 1 A Sa4 Sa5 Sa6 Sa7 Sa8

de alineación de trama (Nota 1) (Nota 2) (Nota 3) (Nota 4)

NOTAS

1 Si = bits reservados para uso internacional. En 2.3.3 se describe un uso específico. En etapas posteriores se podrán definir otros usos posibles. Si ninguno de estos usos se realiza en la práctica, se deberán poner estos bits a 1 en los trayectos digitales que atraviesan una frontera internacional. No obstante, se pueden utilizar en el ámbito nacional si el trayecto digital no atraviesa una frontera.

2 Este bit se pone a 1 para evitar simulaciones de la señal de alineación de trama.

3 A = indicación de alarma distante. En funcionamiento normal, puesto a 0, en condición de alarma, puesto a 1. 4 Sa4 a Sa8 = bits adicionales de reserva que pueden utilizarse como sigue: i) Los bits Sa4 a Sa8 pueden ser recomendados por el UIT-T para uso en aplicaciones punto a punto específicas (por

ejemplo, equipos transcodificadores conformes a la Recomendación G.761).

ii) El bit Sa4 puede utilizarse como un enlace de datos basado en mensaje que ha de recomendar el UIT-T para operaciones, mantenimiento y monitorización de la calidad de funcionamiento. Si se accede al enlace de datos en puntos intermedios, con las alteraciones consiguientes del bit Sa4, los bits CRC-4 deben actualizarse para conservar las funciones correctas de terminación de trayecto de extremo a extremo asociadas con el procedimiento CRC-4 (véase 2.3.3.5.4). El protocolo y los mensajes del enlace de datos quedan en estudio.

iii) Los bits Sa5 a Sa7 son para uso nacional cuando no se les necesita para aplicaciones punto a punto específicas [véase el inciso i) anterior].

iv) Uno de los bit Sa4 a Sa8 puede utilizarse en una interfaz de sincronización para transportar mensajes de situación de sincronización de la jerarquía digital plesiócrona, que se describen en 2.3.4.

Los bits Sa4 a Sa8 (cuando no se utilizan) deben ponerse a 1 en enlaces que atraviesan fronteras internacionales.

Cuestión 12: Calcule la capacidad del canal de indicación de alarma distante (A)

Cuestión 13: Calcule la capacidad del canal Si

Cuestión 14: Calcule el régimen binario destinado a la señal de alineación de trama




En el caso de que se pierda esta referencia en un momento determinado es necesario volver a encontrar esa señal de alineación. Este proceso de alineación de trama se muestra en la figura 18.

A0

B0

A2 B1

A1B2

A.T. O.K.

A.T. No O.K.

A.T. O.K.

A.T. O.K.A.T. No O.K.

A.T. No O.K.

A.T. No O.K.

Mientras no encuentre sec FAS

A.T. O.K.

Bit 2 de IT0 a 1

Bit 2 de IT0 a 0

A.T. No O.K.

A.T. O.K.

A0 Alineación correctaA1 Prealarma 1A2 Prealarma 2B0 Pérdida de AlineaciónB1, B2 Recuperación provisional

Fig. 18. Proceso de alineación de trama.

En el estado B0 para encontrar la FAS en el flujo de entrada se utiliza un registro de desplazamiento en el que se va almacenando la secuencia de entrada y comparándola con la FAS, cuando se encuentra se pasa al estado B1

3.2.3 Multitrama para señalización

El intervalo de tiempo 16 de la E1 está reservado para tareas de señalización. Cuando la señalización es por canal común simplemente se tendrá un canal de 64Kbps sobre el que se enviarán mensajes de señalización. Para identificar a qué canal de datos se refiere el mensaje de señalización éste llevará una referencia de a quién pertenece.

Cuando la señalización que se va a utilizar es por canal asociado se necesita una canal de señalización para cada canal de datos de 64Kbps. Es necesario por tanto dividir el canal 16, el destinado a señalización en la trama, en 30 subcanales de señalización. Para lograr ese reparto se utiliza una estructura de multitrama, formada por 16 tramas consecutivas (figura 19). Se reservan cuatro bits de señalización de la multitrama para la señalización de cada canal de datos.

Cuestión 15: ¿Para cuántos bits tiene que tener capacidad el registro?

Cuestión 16: ¿Qué sistema de señalización utilizaba este mecanismo?




29

30

Alin

32 Intervalos de tiempo de 8 bits en 125 µs

SeñalizaciónIT1IT0 IT16IT4IT3IT2 IT30IT29 IT32IT31

4 bits

1 16

C1FAS C4C3C2 C28C27 C30C29

C1 C4C3C2 C28C27 C30C29


C1 C4C3C2 C28C27 C30C29

0s

125µs

14x125µs

15x125µs


Multitrama

16x125µs

Tiem

po

Tiempo

Alin

14

15

Fig. 19. Formato de multitrama para señalización por canal asociado.

De manera que para conocer a qué canal de datos se refiere la información de señalización que se recibe en determinada trama es necesario conocer en qué trama dentro de la estructura de multitrama nos encontramos. Para eso se utiliza la señal de alineación de multitrama que se transmite en el intervalo de tiempo 16 de la primera trama de cada multitrama. El proceso de alineación a la estructura de multitrama se presenta en la figura 20.

Fig. 20. Proceso de alineación de multitrama.

3.2.4 Multitrama para CRC

Existe otro formato de multitrama cuya finalidad es introducir un control de errores en las líneas E1. Para hacer este control se introduce un código de redundancia cíclico (CRC) de cuatro bits en el flujo de 2M utilizando el primer bit de la trama (Si en la figura 17), tal y como indica la figura 21.

A 0

B 0

A 1

A.M.T. O.K.

A.M.T. No O.K.

A.M.T. O.K.

A.M.T. No O.K.

A.M.T. O.K.

A 0 Alineación correcta A 1 Pérdida transitoria B 0 Pérdida de Alineación




Fig. 21. Primer octeto de las tramas de una multitrama para CRC. Cuadro 5B/G.704

Como puede apreciarse esta multitrama está formada también por 16 tramas y se divide en submultitrama 1 (las 8 primeras) y submultitrama 2 (las 8 últimas).

Este control de errores se utiliza con varias finalidades:

• Protección contra falsos alineamientos de trama

Si en algún momento en el proceso de alineación de trama se ha cometido un error y el equipo está mal alineado el CRC fallará (porque el bit que se considera el primero de la trama en realidad no lo es), de este modo se detectan alineamientos falsos a la trama.

• Monitorización de errores

Controla la BER de un enlace digital extremo a extremo. El CRC se incorpora al crear la trama (en el extremo transmisor) y se mantiene hasta el final, analizándose en el receptor.

• Protección de flujos de 2M (E1)

Protege flujos críticos cuando hay especial interés en que lleguen correctamente. Se manda el flujo duplicado por distintos recorridos y en recepción, basándose en el análisis del CRC, se selecciona el que tenga menos errores.

Submultitrama Número de

Bits 1 a 8 de la trama

(SMF) trama

1 2 3 4 5 6 7 8

Multitrama

I

0 1 2 3 4 5 6 7

C1 0 C2 0 C3 1 C4 0

0 1 0 1 0 1 0 1

0 A 0 A 0 A 0 A

1 Sa4 1 Sa4 1 Sa4 1 Sa4

1 Sa5 1 Sa5 1 Sa5 1 Sa5

0 Sa6 0 Sa6 0 Sa6 0 Sa6

1 Sa7 1 Sa7 1 Sa7 1 Sa7

1 Sa8 1 Sa8 1 Sa8 1 Sa8

II 8 9 10 11 12 13 14 15

C1 1 C2 1 C3 E C4 E

0 1 0 1 0 1 0 1

0 A 0 A 0 A 0 A

1 Sa4 1 Sa4 1 Sa4 1 Sa4

1 Sa5 1 Sa5 1 Sa5 1 Sa5

0 Sa6 0 Sa6 0 Sa6 0 Sa6

1 Sa7 1 Sa7 1 Sa7 1 Sa7

1 Sa8 1 Sa8 1 Sa8 1 Sa8

NOTAS

1 E = bits de indicación de error CRC-4 (véase 2.3.3.4).

2 Sa4 a Sa8 = bits de reserva (véase la Nota 4 al Cuadro 5A).

3 C1 a C4 = bits de verificación por redundancia cíclica-4 (CRC-4) (véanse 2.3.3.4 y 2.3.3.5).

4 A = indicación de alarma distante (véase el Cuadro 5A).

Cuestión 17: Calcule la capacidad del canal para transmitir CRC




3.3 El primer nivel en las jerarquías americana y japonesa

Fig. 22. Estructura de multitrama en un enlace T1. Cuadro 1/G.704

La trama T1, la de primer nivel de las jerarquías americana y japonesa, se describe en la norma G.733 de la ITU-T. Se forma a partir de 24 canales analógicos vocales. En este caso el multiplex MIC utiliza también una frecuencia de muestreo de 8KHz para cada canal, igual que en Europa. Sin embargo cada muestra es de 7 bits aunque se añade un bit más para señalización. La cuantificación es también no uniforme pero se utiliza la Ley µ para la compresión. La trama tiene también una duración de 125µs y a parte de los 24 intervalos de tiempo de 8 bits (uno para cada canal vocal) se añade un bit más para tareas de alineación y control, de este modo el régimen binario resultante en la línea es de 1544Kbps. Si es necesario hacer una conexión entre redes que utilizan distinta trama básica la adaptación ha de ser de la G.733 a la G.732.

Bits F

Número de trama

Número de bit en la

Asignaciones

Número(s) de bit en cada intervalo de

tiempo de canal Denominación del canal de

en la multitrama

multitrama FAS DL CRC

Para la señal de caráctera)

Para la señalizacióna)

señalizacióna)

1 1 – m – 1 a 8 –

2 194 – – e1 1 a 8 –

3 387 – m – 1 a 8 –

4 580 0 – – 1 a 8 –

5 773 – m – 1 a 8 –

6 966 – – e2 1 a 7 8 A

7 1159 – m – 1 a 8 –

8 1352 0 – – 1 a 8 –

9 1545 – m – 1 a 8 –

10 1738 – – e3 1 a 8 –

11 1931 – m – 1 a 8 –

12 2124 1 – – 1 a 7 8 B

13 2317 – m – 1 a 8 –

14 2510 – – e4 1 a 8 –

15 2703 – m – 1 a 8 –

16 2896 0 – – 1 a 8 –

17 3089 – m – 1 a 8 –

18 3282 – – e5 1 a 7 8 C

19 3475 – m – 1 a 8 –

20 3668 1 – – 1 a 8 –

21 3861 – m – 1 a 8 –

22 4054 – – e6 1 a 8 –

23 4247 – m – 1 a 8 –

24 4440 1 – – 1 a 7 8 D

FAS Señal de alineación de trama (frame alignment signal) (. . . 001011 . . .).

DL Enlace de datos (data link) a 4 kbit/s (bits de mensaje m).

CRC Campo de verificación de bloques CRC-6 (bits de verificación e1 a e6). a) Sólo es aplicable en el caso de señalización asociada al canal (véase 3.1.3.2).




También se utiliza una estructura de multitrama formada por 24 tramas T1, esta estructura se muestra en la figura 22.

3.4 Tramas de orden superior

3.4.1 Técnicas de justificación

Las tramas de primer orden se forman muestreando las señales analógicas de la entrada utilizando una señal de muestreo de 8KHz obtenida a partir del reloj del multiplex MIC, por tanto todas las señales se muestrean con el mismo reloj y no hay ningún problema de desincronización entre ellas. Por tanto estas tramas de primer nivel no contienen ningún espacio de justificación, sin embargo para el resto de niveles sí se definen espacios en las tramas en los que puede haber información o no, los denominados bits de justificación. Estos mecanismos de justificación permitirán que los tributarios que se introducen en el múltiplex puedan tener un régimen binario distinto al nominal siempre y cuando se mantengan dentro de los márgenes establecidos.

3.4.1.1 Justificación positiva

El mecanismo de justificación más sencillo es la justificación positiva. En este caso en el múltiplex, a la salida del multiplexor, se reserva para un afluente determinado más capacidad de la que éste necesitaría si tuviera le régimen binario nominal. De manera que el régimen binario del espacio de carga correspondiente dentro del múltiplex es superior al régimen binario nominal del afluente. En caso de que no se necesite el espacio adicional para meter los datos del afluente el multiplexor inserta información de relleno (justificación +). De algún modo habrá que indicar si lo que viaja en este espacio adicional son datos útiles o es información de relleno, para eso es necesario añadir también un campo de control de justificación. En la figura 23 se muestra un esquema con esta idea.

CoEspacio carga S+C nominal + S+C nominal

Fig. 23. Justificación positiva

3.4.1.2 Justificación positiva/nula/negativa

La justificación positiva/nula/negativa se basa en el mismo principio. En este caso el espacio de carga reservado a un afluente dentro del múltiplex es exactamente igual al que necesitaría si tuviera el régimen binario nominal. Fuera de este espacio de carga se añade otro espacio en el múltiplex para que si el régimen binario del flujo de entrada supera al nominal los datos sobrantes se metan en esta zona (justificación -). Dentro del espacio de carga del afluente hay un espacio para que en caso de que el régimen binario esté por debajo del nominal se pueda enviar relleno en esta zona (justifiación +). Estos campos son, respectivamente S- y S+ mostrados en la figura 24.

S- CoEsp. carga S+CnominalCnominal

S+ S-

Fig. 24. Justificación positiva/nula/negativa

De este modo en caso de que el régimen del tributario sea superior al nominal se realiza justificación negativa, que consiste en enviar datos procedentes del afluente en el campo S-. Sin

Cuestión 18: Calcule las capacidades para los canales: FAS, DL, CRC y canal de

señalización A según la figura 22.




embargo cuando el régimen del tributario sea inferior al nominal se realiza justificación positiva, que consiste en enviar relleno en el campo S+, por supuesto en el campo S- tampoco irían datos del afluente de entrada. En caso de que el régimen binario coincida con el nominal no se realiza ningún tipo de justificación de manera que en S+ se transmiten datos del afluente y en S- relleno. También será necesario un campo de control de justificación que indique al otro lado si se ha hecho justificación y de qué tipo.

3.4.2 Tasa nominal de justificación

Los parámetros más importantes a considerar cuando se realiza una multiplexión por encima del primer nivel de PDH son:

• Fp: Frecuencia nominal del tributario (señal de entrada de orden inferior)

• Fs: Frecuencia nominal del múltiplex (señal de salida de orden superior)

• n: Número de tributarios que conforman el múltiplex

• N: Número de bits totales en la trama de orden superior

• a: Bits para alineación, alarma…

• r: Bits de control de relleno

• m: Bits de información (incluidos los de justificación, S)

• Número de bits usados con justificación

• Ft: Frecuencia de trama, es decir el número de tramas por segundo (inversa del tiempo de trama)

• C: Capacidad ofrecida

Interesará calcular dos parámetros del múltiplex:

• Fr: Frecuencia nominal de relleno

Que es el número de bits de justificación por segundo que llevan relleno cuando el régimen binario del afluente de entrada es el nominal. Es decir si el flujo se hubiera formado con un reloj ajustado exactamente a la frecuencia nominal.

• Tasa Nominal de Justificación

Es el porcentaje de bits de justificación, de los totales destinados a ese afluente, que van justificados cuando el afluente tiene la frecuencia nominal.

Estos parámetros se calcularán para la E2 pero pueden ser calculados para los flujos de cualquier orden.

3.4.3 Trama E2 con justificación positiva

En PDH a partir del segundo nivel de multiplexión ésta siempre se hace bit a bit y no por octetos como se hacía en la E1. Hay dos tipos de trama E2, con justificación positiva o con justificación positiva/nula/negativa. Las figuras 25 y 26, la primera extraída directamente de la norma, muestran la trama cuando se utiliza justificación positiva. Como se puede ver la trama se divide en cuatro grupos de 212 bits. Se utiliza un bit para cada afluente para realizar justificación (Bit Si) en caso de que fuera necesario. Para indicar si se ha hecho justificación o no se necesita un bit de control de justificación (bit Ci). Si este bit se recibe como un uno esto le indica al demultiplexor que recibe el flujo que el que lo formó hizo justificación para ese afluente de




manera que el contenido del bit Si es relleno y no datos del afluente i. En caso de que el bit Ci fuera un cero el demultiplexor sabría que el contenido del bit Si es realmente información del afluente i. El bit Ci se envía 3 veces dentro de la trama y en recepción se decide si es cero o uno por el voto de mayoría, de este modo la posibilidad de error es menor.

Velocidad binaria de los afluentes (kbit/s) 2048

Número de afluentes 4

Estructura de trama Plan de numeración de los bits

Señal de alineación de trama (1111010000)

Indicación de alarma destinada al equipo múltiplex digital distante

Bit reservado para uso nacional

Bits procedentes de los afluentes

Bits Cj1 de control de justificación (véase la nota)





Bits justificables, provenientes de los afluentes


Grupo I

1 a 10

11

12

13 a 212

Grupo II

1 a 4

5 a 212

Grupo III

1 a 4

5 a 212

Grupo IV

1 a 4

5 a 8

9 a 212

Longitud de la trama

Bits por afluente

Velocidad máxima de justificación por afluente

Relación nominal de justificación

848 bits

206 bits

10 kbit/s

0,424

Nota – Cji, designa el bit número i de control de justificación del afluente número j.

Fig. 25. Estructura de trama para la multiplexación a 8448 kbit/s. Cuadro 1/G.742

Cuestión 19: Un multiplexor de orden superior ¿Necesitará saber si se hizo justificación en el

flujo de entrada? ¿Por qué?




1 1 1 1 0 1 0 0 0 0

Bits de Información

C1C2C3C4

FAS 1 2 3 4 1 2 3 4

Serv.Serv. B. Información


C1C2C3C4


C1C2C3C4S1S2S3S4

Serv.

Alarmase perdió FAS

Serv.

1 bitReservado

212 bits

Mux bit a bit

Se decide 1 ó 0 en Cx por mayoríaCx= 1 ⇒ Sx lleva Relleno: JustificaciónCx= 0 ⇒ Sx lleva Datos: No hay justificación

Fig. 26. Trama E2 con justificación positiva

¿Cómo se calcula la tasa nominal de justificación?

Para calcular la tasa nominal de justificación es necesario dar los siguientes pasos:

1. Se calcula el tiempo de trama, es decir la duración de una trama:

8,448 (Mb/s)/ 848 (bits/trama) = 9962,26 tramas/s (velocidad de repetición de trama) de modo que haciendo la inversa la duración de la trama es Ttrama=100,379 µµµµs

2. Se calculan los bits de justificación por segundo que hay para un afluente. Como hay uno en cada trama tenemos que hay 9962,26 bits de justificación/s para cada tributario

3. Se calcula el régimen binario mínimo del afluente que se puede enviar dentro del múltiplex.

• En este caso todos los bits de justificación del afluente van con relleno de modo que de datos hay 205b.dat./trama para cada tributario.

• Así que: 205 bits/trama * 9962,26 tramas/s = 2,042263 Mb/s será el régimen binario mínimo del afluente de entrada

4. Se calcula la diferencia entre Régimen nominal y mínimo, esto dará el exceso de bits que se están transmitiendo respecto al nominal: Régimen nominal del tributario 2,048 Mb/s - Régimen mínimo 2,042263 Mb/s

5. Este exceso, 5737 bits/s, son precisamente los bits S por segundo que llevan información, ya que todo lo que sobra debe ir en la región de justificación.

6. Como se conoce el número total de bits S por segundo que se transmiten y los que llevan información podremos calcular los que llevan relleno, es decir los que van justificados (justificación +): 9962-5737=4225 (bits S con relleno)

Cuestión 20: Calcule la duración de esta trama E2 compárelo con la E1. ¿Podrá contener una

trama E2 todos los bits de 4 tramas E1?

Cuestión 21: ¿Cómo se extraería el flujo E1 del flujo E2?

Cuestión 22: En una trama E2 ¿Puede identificar dónde están los bits de la señal de alineación

de trama de uno de los flujos E1 que contiene? ¿Por qué?




7. Por último para calcular la tasa nominal de justificación sólo es necesario calcular que porcentaje respecto al total representa este número de bits: 4225 / 9962 = 42,4 %

8. También se podría hacer calculando el régimen binario máximo del afluente que se puede enviar dentro del múltiplex.

• En este caso todos los bits de justificación van con información del afluente de entrada en total 206b.dat. /trama para cada tributario

• Así que: 206 bits/trama*9962,26 tramas/s = 2,052225 Mb/s será el régimen binario máximo del afluente de entrada.

3.4.4 Trama E2 con justificación positiva/nula/negativa

Pero la E2 también se puede formar utilizando justificación positiva/nula/negativa, como muestran las figura 27 y 28.

En este caso los bits de control deben indicar:

• Si no hay justificación, cuando se cumpla: Rb tributario= Rb nominal

• Si hay justificación positiva, cuando se cumpla: Rb tributario < Rb nominal

• Si hay justificación negativa, cuando se cumpla: Rb tributario > Rb nominal

De modo que como hay 3 posibilidades se necesitan 2 bits de control por cada tributario, como en la trama sólo hay uno se necesitan dos tramas consecutivas para decidir si hay justificación o no del siguiente modo:

• C=1 en dos tramas consecutivas: Justificación +

• C=0 en dos tramas consecutivas: Justificación –

• C= 1 y 0 en tramas alternas: Sin Justificación

Fig. 27. Trama E2 con justificación positiva/nula/negativa. (G.745)




Velocidad binaria de los afluentes (kbit/s)

2048

Número de afluentes

4

Estructura de trama

Plan de numeración de los bits



Bits de control de justificación Cj1 (véase la nota)

Bits destinados a funciones de servicio



Bits de reserva



Bits procedentes de los afluentes, disponibles para justificación negativa

Bits procedentes de los afluentes, disponibles para justificación positiva


Grupo I

1a 8

9 a 264

Grupo II

1 a 4

5 a 8

9 a 264

Grupo III

1 a 4

5 a 8

9 a 264

Grupo IV

1 a 4

5 a 8

9 a 12

13 a 264

Longitud de la trama

Duración de la trama

Bits por afluente


1056 bits

125 µs

256 bits

8 kbit/s

Nota – Cjn designa el enésimo bit de control de justificación del j-ésimo afluente.

Fig. 28. Estructura de trama para la multiplexación digital a 8448 kbit/s utilizando justificación positiva/negativa. Cuadro 1/G.745

3.4.5 Tramas de orden superior a 2

A continuación se muestran las tablas y esquemas de las tramas de orden superior a 2.

Cuestión 23: Calcule la duración de esta trama E2 y compárela con la E1.





8448


4

Estructura de trama



Indicación de alarma hacia el equipo múltiplex digital distante

Bit reservado para uso nacional


Bits de servicio de justificación Cj1 (véase la nota)





Bits procedentes de los afluentes, disponibles para la justificación


Grupo I

1 a 10

11

12

13 a 384

Grupo II

1 a 4

5 a 384

Grupo III

1 a 4

5 a 384

Grupo IV

1 a 4

5 a 8

9 a 384

Longitud de trama

Bits por afluente



1536 bits

378 bits

22 375 kbit/s

0,436

Nota – Cjn, designa el enésimo bit de servicio de justificación del j–ésimo afluente.

Fig. 29. Estructura de trama para la multiplexación a 34 368 kbit/s. Cuadro 1/G.751




Fig. 30. Trama de tercer orden (G.751)

Fig. 31. Trama de cuarto orden (G.751)





34 368


4

Estructura de trama



Indicación de alarma hacia el equipo múltiplex digital distante

Bits reservado para uso nacional


Bits de servicio de justificación Cjn ( n = 1 a 4) (véase la nota)

Bits procedente de los afluentes


Bits procedentes de los afluentes, disponibles para la justificación


Grupo I

1 a 12

13

14 a 16

17 a 488

Grupo II a V

1 a 4

5 a 488

Grupo VI

1 a 4

5 a 8

9 a 488

Longitud de trama

Bits por afluente



2928 bits

723 bits

47 563 bit/s aproximadamente

0,419

Nota – Cjn, designa el enésimo bit de servicio de justificación del j–ésimo afluente.

Fig. 32. Estructura de trama para la multiplexación a 139 264 kbit/s. Cuadro 2/G.751




Fig. 33. Trama de quinto orden

Cuestión 24: Calcule las tasas nominales de justificación para cada uno de los múltiplex

mostrados.

Cuestión 25: Calcule las variaciones máximas del Régimen binario de cada flujo de la

jerarquía respecto al nominal.




Cuestiones

1. Calcule el régimen binario utilizado para transportar la FAS en un enlace E1

2. Para la trama E2 con justificación positiva calcule la tasa de justificación cuando el régimen binario del afluente de entrada es 2’046 Mbps

3. Para la E2 con justificación positiva/nula/negativa calcule la tasa de justificación cuando el régimen binario del afluente de entrada es 2,046 Mbps

4. Se pretende diseñar una estructura de multiplexión para un enlace de 1088Kbps. El enlace se va a utilizar para un canal de datos de 128Kbps y para aplicaciones vocales. Para los canales vocales se va a usar señalización por canal asociado, de manera que cada canal de datos necesita 2Kbps para señalización. De modo que se formará una multitrama de señalización.

a) Calcular el número máximo de canales vocales que se pueden transmitir junto a la aplicación, sabiendo que éstos se codifican con MIC estándar.

b) Si para alineación de trama y otras tareas de control se necesita 32Kbps ¿Qué régimen binario se puede usar, como máximo, para alineación de multitrama?

c) Dibujar la trama y la multitrama especificando:

Bits asignados a cada canal: vocal, de datos, de señalización de alineación de multitrama y los de otras tareas como alineación de trama.

Duración de la trama y el número de tramas de la multitrama.

5. Suponga un multiplexor con dos flujos de entrada, cada uno a una tasa de transferencia nominal de 1Mbps. Para permitir desviaciones respecto de la tasa nominal, el multiplexor transmite a una velocidad de 2,2 Mbps de la siguiente forma. Cada grupo de 22 bits en la salida del multiplexor contiene 18 posiciones que siempre tienen bits de información, nueva para cada tributario. Las cuatro posiciones restantes constan de dos bits indicadores y dos disponibles para justificación. Cada bit indicador señala si el correspondiente bit de justificación contiene información o relleno.

a) Calcule la tasa nominal de justificación

b) Calcule los regímenes binarios máximos y mínimos de los flujos de entrada

4. CONCLUSIONES

Al final de este tema el alumno debe comprender los beneficios de una transmisión síncrona y las dificultades de conseguir el sincronismo de red. Debe entender la diferencia entre el modo de operación síncrono y plesiócrona así como el objetivo y funcionamiento de las técnicas de justificación. Por otro lado se estudia la jerarquía PDH europea como ejemplo de red plesiócrona y el alumno debe ser capaz de comprender y analizar el comportamiento de los múltiplex de cualquier orden de la jerarquía.

Repetidor regenerativo

Education

Transcript of Repetidor regenerativo