PREPARATORIO DE LABORATORIO DE SISTEAS DIGITALES

Utilizando flip-flops JK diseñe un contador asincrónico descendente modulo 20 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

1 23

U5:A7400

12

U6:A

7404

4 56

U5:B7400

1 23

U1:A7400

34

U6:B

7404

4 56

U1:B7400

10 98

U1:C7400

56

U6:C

7404

13 1211

U1:D7400

10 98

U5:C7400

1312

U6:D

7404

13 1211

U5:D7400

1 1

0

0

J4

Q15

CLK1

K16

Q14

S2

R3

U2:A

7476

J9

Q11

CLK6

K12

Q10

S7

R8

U2:B

7476

J4

Q15

CLK1

K16

Q14

S2

R3

U3:A

7476

J9

Q11

CLK6

K12

Q10

S7

R8

U3:B

7476

J4

Q15

CLK1

K16

Q14

S2

R3

U4:A

7476

1

1

1 0

0

1

1 23

U7:A7400

1110

U6:E

7404

4 56

U7:B7400

1

U2:A(CLK)

1

1

12

U10:A7404

1234

561112

8

U11

7430

R110kR1(2)

Debido al espacio físico ocupado por los circuitos en sí se presentara la forma de visualizarlo en displays por separado.

A7

QA13

B1

QB12

C2

QC11

D6

QD10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U4

7447

A7

QA13

B1

QB12

C2

QC11

D6

QD10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U5

7447

A110

S19

A28

S26

A33

S32

A41

S415

B111

B27

B34

B416

C013

C414

U6

74LS83

12

1311

U9:D

7408

?

??

U8:Z

7432

?

??

U8:X

7432

U5(LT)

0

?

??

U1:E

7432

Utilizando flip-flops JK diseñe un contador asincrónico ascendente modulo 24 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

Debido al espacio físico ocupado por los circuitos en sí se presentara la forma de visualizarlo en displays por separado. En este caso usaremos un convertidor de binario a BCD que es el integrado 74185.

Diseñar un contador asincrónico ascendente modulo 60 utilizando el contador 7490 y 7492 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

Utilizando flip-flops JK diseñe un contador asincrónico descendente modulo 22 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

Realice un circuito digital que permita dividir una señal cuadrada de 25 KHz para obtener una señal de 5 KHz

Diseñar un contador sincrónico ascendente y descendente modulo 18, utilizando flip flop JK que pueda ser visualizado en displays

J4 Q 15

CLK1

K16 Q 14

S2

R3

U1:A

7476

1

J9 Q 11

CLK6

K12 Q 10

S7

R8

U1:B

7476

J4 Q 15

CLK1

K16 Q 14

S2

R3

U2:A

7476

J9 Q 11

CLK6

K12 Q 10

S7

R8

U2:B

7476

J4 Q 15

CLK1

K16 Q 14S

2R

3

U3:A

7476

9

108

U4:C

74LS08

1

1

23

U4:A

74LS08

4

56

U4:B

74LS08

4

56

U5:B

74LS32

12

1311

U4:D

74LS08

1

23

U6:A

74LS08

4

56

U6:B

74LS08

9

108

U5:C

74LS32

9

108

U6:C

74LS08

12

1311

U6:D

74LS08

12

1311

U5:D

74LS32

1

23

U7:A

74LS32

4

56

U7:B

74LS32

A110 S1 9

A28 S2 6

A33 S3 2

A41 S4 15

B111

B27

B34

B416

C013 C4 14

U1

7483

1

23

U20:A

7432

1

23

U5:A

7408

4

56

U20:B

7432

9

108

U2:C

7432

12

1311

U2:D

7432

1A2 1Y 4

1B3

2A5 2Y 7

2B6

3A11 3Y 9

3B10

4A14 4Y 12

4B13

A/B1

E15

U4

74157

4

56

U3:B

7408

1

23

U21:A

7432

U6

XOR

de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

De la tabla, las ecuaciones son:

D3 = X' Q3' Q2 Q1 Q0 + X' Q3 Q2' Q1' Q0' + X' Q3 Q2' Q1' Q0 + X Q3' Q2' Q1' Q0' + X Q3 Q2' Q1' Q0 + X Q3 Q2' Q1 Q0';

D2 = X' Q3' Q2' Q1 Q0 + X' Q3' Q2 Q1' Q0' + X' Q3' Q2 Q1' Q0 + X' Q3' Q2 Q1 Q0' + X Q3' Q2 Q1' Q0 + X Q3' Q2 Q1 Q0' + X Q3' Q2 Q1 Q0 + X Q3 Q2' Q1' Q0';

D1 = X' Q3' Q2' Q1' Q0 + X' Q3' Q2' Q1 Q0' + X' Q3' Q2 Q1' Q0 + X' Q3' Q2 Q1 Q0' + X' Q3 Q2' Q1' Q0 + X Q3' Q2' Q1' Q0' + X Q3' Q2' Q1 Q0 + X Q3' Q2 Q1' Q0' + X Q3' Q2 Q1 Q0 + X Q3 Q2'

Q1' Q0';

D0 = X' Q3' Q2' Q1' Q0' + X' Q3' Q2' Q1 Q0' + X' Q3' Q2 Q1' Q0' + X' Q3' Q2 Q1 Q0' + X' Q3 Q2' Q1' Q0' + X Q3' Q2' Q1 Q0' + X Q3' Q2 Q1' Q0' + X Q3' Q2 Q1 Q0' + X Q3 Q2' Q1' Q0' + X Q3 Q2'

Q1 Q0';

Simplificando:

D3 = X Q3' Q2' Q1' Q0' + X' Q2 Q1 Q0 + X' Q3 Q1' + X Q3 Q1 + Q3 Q0;

D2 = X' Q2' Q1 Q0 + Q2 Q1' Q0 + X Q2 Q1 + X' Q2 Q0' + X Q3 Q1' Q0';

D1 = X Q3' Q2' Q1' Q0' + X' Q3' Q1 Q0' + X Q2 Q1' Q0' + X Q1 Q0 + X Q3 Q1' Q0' + X' Q1' Q0;

D0 = X Q2 Q1' Q0' + Q3' Q1 Q0' + X Q3 Q1' Q0' + X' Q1' Q0' + X Q3 Q1

A02

A123

A221

A319

B01

B122

B220

B318

CN7

S06

S15

S24

S33

M8

F0 9

F1 10

F2 11

F3 13

A=B 14

CN+4 16

G 17

P 15

U1

74LS181

J 4Q15

CLK 1

K 16Q14

S2

R3

U2:A

74LS76

J 9Q11

CLK 6

K 12Q10

S7

R8

U2:B

74LS76

J 4Q15

CLK 1

K 16Q14

S2

R3

U3:A

74LS76

J 9Q11

CLK 6

K 12Q10

S7

R8

U3:B

74LS76

CLOCK CLOCK CLOCK CLOCK

Q0Q1Q2Q3

D1

D0

D3

D2

D0D1D2D3

Q0Q1Q2Q3

1213

12

U8:A

74LS11

XQ3Q1

Q1'Q2'Q3'

X

345

6

U8:B

74LS11

91011

8

U8:C

74LS11

Q0'

Q1'Q2'Q3'

LOGIC0

0 X

S1

1

23

U12:A

74LS08

X

LOGIC0

B'

X

CLOCK0

1

X

B

B

Q0'

B

MXS2S1

B B'S2

MLOGIC0

B

B'

12

U4:A

74LS04

34

U4:B

74LS04

56

U4:C

74LS04

1312

U4:D

74LS04

11 10

U4:E

74LS04

9 8

U4:F

74LS04

1

23

U5:A

74LS32

4

56

U5:B

74LS32

UP/DOWN

J 4Q15

CLK 1

K 16Q14

S2

R3

U6:A

74LS76

CLOCK

Q0

D0

Q0' 12

U7:A

74LS04

VCC

Debido al espacio físico ocupado por los circuitos en sí se presentara la forma de visualizarlo en displays por separado. En este caso usaremos un convertidor de binario a BCD que es el integrado 74185.

A10

Y11

B11

Y22

C12

Y33

D13

Y44

E14

Y55

Y66

G15

Y77

Y89

U2

74185

A7

QA13

B1

QB12

C2

QC11

D6

QD10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U4

7447

A7

QA13

B1

QB12

C2

QC11

D6

QD10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U5

7447

1

R2

330R3

330R4

330R5

330R6

330R7

330R8

330

R9

330R10

330R11

330R12

330R13

330R14

330R15

330

(COM)

BIBLIOGRAFIA:

NOVILLO, Carlos.- “SISTEMAS DIGITALES”.- Cap. 3.- “Multivibradores Biestables” Apuntes tomados en clase del Ing. Carlos Novillo