Practica #3

Practicas a realizar: • Sumadores basicos.

• El comparador digital.

• Mapas de karnaugh.

Objetivos de la práctica:

1). Proyectar y construir un semisumador y un semirestador así como también un sumador

completo y un restador completo.

2). Construir un sumador paralelo de 4 bits y un restador paralelo de 4 bits.

3). Familiarizarse con la aplicación del comparador digital.

4). Familiarizarse con el software de logo y Zelio soft.

5). Familiarizarse con los mapas de karnaugh y software de reducción de los mismos.

6). Conocer las técnicas de minimización, (método de los Minitérminos, (minterms) y el

método de los Maxitérminos, (maxterms)).

PRACTICA #3:

Desarrollo de La práctica.

9.1.a). Conecte el circuito semisumador que se muestra en la Figura #1.

b). Varié la posición de los conmutadores y llene la siguiente tabla de verdad del circuito

semisumador.

Tabla de verdad circuito semisumador.

# decimal Entrada A Entrada B Carry C Suma S

0 0 0

1 0 1

2 1 0

3 1 1

S2

S1

L4

L3

L2

L1

U2A

74LS04

U1D

4011U1C

4011

U1B

4011

U1A

4011

Suma = "S"

Acarreo = "C"

A

B

Figura #1:circuito Semisumador

PARTE #1:

Sumadores básicos.

Suma = "S"

Acarreo final = "Cf ".

A

B

Cp

c). Obtenga las ecuaciones booleanas del circuito de la Figura #1.

S _______________________________________________________________________.

C _______________________________________________________________________.

9.2.a). Conecte el circuito sumador completo, (con acarreo previo) que se muestra en la

Figura #2.

L5

L4

L3

U4A

4011

U3D

4011

U3C

4011

U3B

4011

U3A

4011

S3

U1A

4011

U1B

4011

U1C

4011

U1D

4011

L1

L2

S1

S2


sumador completo.

Figura #2:circuito sumador Completo.

Resta = "R".

Figura #3: Circuito Semirestador.

Tabla de verdad circuito sumador completo.

# decimal Entrada A Entrada B Acarreo previo Cp Acarreo final Cf Suma S

0 0 0 0

1 0 0 1

2 0 1 0

3 0 1 1

4 1 0 0

5 1 0 1

6 1 1 0

7 1 1 1


S _______________________________________________________________________.

Cf _______________________________________________________________________.

9.3.a). Conecte el circuito semirestador que se muestra en la figura #3.

U3B

74LS04

U3A

74LS04

U2A

74LS32

L4

L3

U1A

4011

U1B

4011

L1

L2

S1

S2

A

B

Prestamo = "P".


semirestador.

Tabla de verdad circuito semirestador.

# decimal Entrada A Entrada B Préstamo P Resta R

0 0 0

1 0 1

2 1 0

3 1 1


R _______________________________________________________________________.

P _______________________________________________________________________.

9.4.a). Conecte el circuito restador completo, (con préstamo previo) que se muestra en la

Figura #4.


restador completo.

Tabla de verdad circuito restador completo.

# decimal Entrada A Entrada B préstamo previo Pp Préstamo final Pf Resta R

0 0 0 0

1 0 0 1

2 0 1 0

3 0 1 1

4 1 0 0

5 1 0 1

6 1 1 0

7 1 1 1


R_______________________________________________________________________.

Pf ______________________________________________________________________.

U3C

74LS04

L5

U2B

74LS32

U4A

4011

U1D

4011

U1C

4011

S3

U3B

74LS04

U3A

74LS04

U2A

74LS32

L4

L3

U1A

4011

U1B

4011

L1

L2

S1

S2

Figura #4: Circuito restador Completo.

Prestamo final = "Pf".

B

Pp

Resta = "R".

9.5.a). Conecte el circuito sumador paralelo de 4 bits que se muestra en la Figura #5.

Nota: Conecte los conmutadores A1, A2, A3 y A4 como también B1, B2, B3, y B4 con sus

respectivos indicadores, al igual que sus salidas S1, S2, S3, S4 y Cf, además conecte Co a

“0”.

Observación: El digito menos significativo (dms) es el termino binario A4 y B4

respectivamente.

A

Figura #5: El sumador paralelo de 4 bits. b). Resuelva las siguientes operaciones de suma con el sumador paralelo de 4 bits.

Notación posicional de la suma.

+ A4A3A2A1

B4B3B2B1

--------------

CfS4S3S2S1

1).

2).

3).

+ 0 1 1 0

1 0 1 0

+ 1 1 1 0

0 0 1 1

+ 1 0 1 1

0 1 0 0

4).

c). Repita el inciso a y b para un substractor paralelo de 4 bits.

_ _ _ _

Nota: Conecte los conmutadores A1, A2, A3 y A4 como también B1, B2, B3, y B4 con sus

respectivos indicadores, al igual que sus salidas S1, S2, S3, S4 y Cf, además conecte Co a

“1”.

+ 1 1 1 1

1 1 1 1

Problemas:

1). Efectué las siguientes sumas binarias, (demuestre todos sus cálculos).

A + 0

B 0

S

A + 0

B 1

S

A + 1

B 0

S

A + 1

B 1

S

A + 0 0 1 0 1

B 0 0 1 1 1

S

A + 0 1 0 0 0

B 0 0 1 1 0

S

A + 1 1 1 0 0 0 1 0 1

B 0 0 1 1 0 1 1 1

S

2). Efectué las siguientes restas binarias.

Nota: Exprese y resuelva las siguientes operaciones mediante el complemento 1 y el

complemento 2, para la resta o substracción.

1*). Operación (A-B).

Caso a: A y B son ambos positivos, (A>B).

A 2510

B 1810

A 810

B 210

Caso b: A y B son ambos positivos, (A<B).

A 1810

B 2510

A 510

B 810


Caso a: A y B son ambos negativos, (A>B).

A -2010

B -2410

Caso b: A y B son ambos negativos, (A<B).

A -4810

B -4110


Caso a: A es positivo y B es negativos.

A 1410

B -1710

A 9210

B -8910


Caso a: A es negativo y B es positivo.

A -1210

B 1710

A -310

B 110

3).Calcule el número de compuertas necesarias para construir un sumador paralelo de 4 bits

usado en el inciso de la Figura #5.

4).¿Por qué la entrada Co del sumador paralelo de 4 bits es conectada a “0” durante la

adición y a “1” durante la substracción?

Desarrollo de la práctica:

Marco teórico:

Las decisiones hechas por la unidad de control usualmente son de dos tipos, relacionadas

con la operación programada del computador, y decisiones relacionadas al proceso de

cálculo. En ambos casos la decisión del computador es el resultado de la comparación de

dos números binarios. Cuando es requerida una comparación por el computador, el

compara el numero binario A, usualmente localizado en la memoria, con otro numero

binario B, y decide de acuerdo con una de las tres posibilidades.

• A = B

• A > B

• A < B

Ejemplo:

PARTE #2:

El comparador Digital.

B

A

L5

L4

S2

S1

L3

L2

L1

4011

74LS04

74LS04

74LS04

4011

4011

4011

Desarrollo de la práctica.

10.1. El comparador de dos bits.

a). Construya el circuito de la Figura #1. El comparador binario de dos bits se muestra a

continuación: donde L1 es igual a F1 = A = B, L2 es igual a F2 = A > B, L3 es igual a

F3 = A < B.

b). Complete la tabla de verdad de la Figura #2 del circuito comparador de dos bits.

# Decimal Dato A Dato B F1 = A = B F2 = A > B F3 = A < B

0 0 0

1 0 1

2 1 1

3 1 0

Tabla de verdad del circuito comparador de dos bits.

c). Escriba las ecuaciones booleanas de la Figura #1 para L1, L2 y L3 respectivamente.

L1______________________________________________________________________.

L2______________________________________________________________________.

L3______________________________________________________________________.

S6

S5

S4

S3

S2

S1

74LS04

74LS08

74LS08

74LS02

74LS10

74LS10

74LS10

4077

4077

4077

B3

A3

B2

A2

B1

A1

L3

L2

L1

74LS04

74LS04

74LS04

4011

4011

10.2. El comparador binario de tres bits.

a). Construya el circuito de la Figura #2. El comparador binario de tres bits se muestra a

continuación: donde L1 es igual a F1 = A = B, L2 es igual a F2 = A > B, L3 es igual a

F3 = A < B.

b). Complete la tabla de verdad de la Figura #2, del circuito comparador de tres bits.

B3 B2 B1 A3 A2 A1 F1 = A = B F2 = A > B F3 = A < B

1 0 1 1 0 1

1 0 1 1 0 0

1 1 1 0 0 0

0 0 0 1 1 1

0 0 1 0 1 0

0 1 0 0 1 1

0 0 0 0 0 0

Tabla de verdad del circuito comparador de tres bits.

c). Escriba las ecuaciones booleanas de la figura #2. Para L1, L2 y L3 respectivamente.

L1______________________________________________________________________.

L2______________________________________________________________________.

L3______________________________________________________________________.

Anexo: Observación de los estados del comparador de tres bits.

Caso: A = B

Caso: A > B

Caso: A < B

Problemas:

1). Haga el nolay del diagrama de flujo de la Figura #7

Desarrollo de la práctica.

Marco teórico:

Maurice Karnaugh, es el creador del método tabular o mapa de Karnaugh. El mapa de

karnaugh, es esencialmente otro método de escribir la tabla de verdad, además se pueden

representar 1, 2, 3, 4, 5, hasta n variables. Aunque resulta un poco más complicado es mejor

utilizar un software para dicho fin.

Metodos de reduccuion de los mapas de Karnaugh:

Minitérminos, (minterms): Este método plantea una suma de productos.

Por ejemplo: A'.B.C' + A.B'.C + B.C + C.A'

Maxitérminos, (maxterms): Este método plantea un producto de sumas.

Por ejemplo: (A'+B+C') . (A+B'+C) . (B+C) . (C+A')

11.1.A). Ejemplo #1: Reducción del mapa de karnaugh de dos variables.

→ Si tiene la siguiente tabla de verdad:

# decimal Dato de entrada A Dato de entrada B Salida Q

0 0 0 0

1 0 1 1

2 1 0 1

3 1 1 1

→ Lo primero que asemos es representar el mapa de dos variables así.

I1=a I1’=a'

I2=b a.b a'.b

I2’=b' a.b' a'.b'

PARTE #3:

Aplicación de los Mapas de Karnaugh.

http://es.wikipedia.org/wiki/Mapa_de_Karnaugh

→ Luego obtenemos:

Observación: “0”, lógico nos representa una negación.

“1”, lógico nos representa una afirmación.

“I1, I2”, representan los datos de entrada.

a a'

b 1 1

b' 1 0

→ Luego utilizando el método de reducción de minterms, usando los “1” lógicos de la tabla

obtenemos:

Q = a'.b + a.b' + a.b

11.2.A). Ejemplo #2: Reducción del mapa de karnaugh de tres variables.

→ Si tiene la siguiente tabla de verdad:

# decimal Dato de entrada A Dato de entrada B Dato de entrada C Salida Q

0 0 0 0 1

1 0 0 1 0

2 0 1 0 0

3 0 1 1 1

4 1 0 0 1

5 1 0 1 0

6 1 1 0 0

7 1 1 1 1

→ Lo primero que asemos es representar el mapa de tres variables así.

c c'

a.b 1 0

a'.b 1 0

a.b' 0 1

a'.b' 0 1

→ El mapa puede ser horizontal o vertical según su conveniencia.

a.b a'.b a.b' a'.b'

c 1 1 0 0

c' 0 0 1 1

→ Luego utilizando el método de reducción de minterms, usando los “1” lógicos de la tabla

obtenemos:

Q = a.b.c + a.b.c' + a'.b'.c + a'.b'.c'

11.3.A). Uso del software karnught map-minimalization.

Paso #1: Abra el programa y obtendrá la siguiente ventana de dialogo.

Paso #2: Seleccione en el programa el numero de variables que va a utilizar, luego

seleccione Next.

Paso #3: Seleccione en el programa Next.

Paso #4: En la siguiente ventana a la derecha aparece el mapa de karnaugh. Puede

seleccionar las variables ya sea su conveniencia.

a, b,…, f: Son afirmaciones.

A, B,…, F: Son negaciones.

Paso #5: En la siguiente ventana a la derecha aparece el mapa de karnaugh con los valores

de las variables asignadas en el recuadro arriba de “Try minimalize”, que esta opción a su

vez es utilizada para la reducción del mapa de karnaugh.

La salida ya reducida en el mapa de karnaugh se mostrara en el espacio asignado como

Output.

Problemas:

Nota: plantee sus cálculos en su informe, (YA SEA POR EL METODO DE MINTERMS

O MAXTERMS) y compare sus resultados con el programa de minimización del mapa de

karnaugh.

Ejercicio #1: Hacer el mapa de karnaugh y obtener sus ecuaciones booleanas de salida.

# decimal Dato de entrada A Dato de entrada B Dato de entrada C Salida Q

0 0 0 0 1

1 0 0 1 0

2 0 1 0 1

3 0 1 1 0

4 1 0 0 0

5 1 0 1 0

6 1 1 0 1

7 1 1 1 1


# decimal Dato de

entrada A

Dato de

entrada B

Dato de

entrada C

Dato de

entrada D

Salida Q

0 0 0 0 0 0

1 0 0 0 1 0

2 0 0 1 0 1

3 0 0 1 1 1

4 0 1 0 0 0

5 0 1 0 1 1

6 0 1 1 0 1

7 0 1 1 1 1

8 1 0 0 0 0

9 1 0 0 1 0

10 1 0 1 0 0

11 1 0 1 1 1

12 1 1 0 0 0

13 1 1 0 1 1

14 1 1 1 0 0

15 1 1 1 1 1


# decimal Dato de

entrada A

Dato de

entrada B

Dato de

entrada C

Dato de

entrada D

Salida Q

0 0 0 0 0 0

1 0 0 0 1 0

2 0 0 1 0 0

3 0 0 1 1 0

4 0 1 0 0 1

5 0 1 0 1 1

6 0 1 1 0 1

7 0 1 1 1 0

8 1 0 0 0 1

9 1 0 0 1 1

10 1 0 1 0 1

11 1 0 1 1 0

12 1 1 0 0 0

13 1 1 0 1 0

14 1 1 1 0 0

15 1 1 1 1 1

Ejercicio #4: Muestre como es posible reducir las expresiones booleanas por intermedio

del mapa de karnaugh.

DBCADABCDCBABCDAF 1

Practica #3

Documents

Transcript of Practica #3