NACIONAL DE INVESTIGACI~N Y DESARROLLO · 1.2 Esquemas de caracterización de semiconductores de...

S . E . P S . E . I . T . D.G.I.T.

CENTRO NACIONAL DE INVESTIGACI~N Y DESARROLLO TECNOL~GICO

cenidet SISTEMA DE CONTROL DIGITAL PARA UN BANCO DE PRUEBAS

DE DISPOSITIVOS ELECTRÓNICOS DE POTENCIA.

T E S I S PARA OBTENER EL GRADO DE. MAESTRO EN CIENCIAS EN INGENIER~A ELECTR~NICA P R E S E N T A :

JAIME ADRIÁN OROZCO VALERA

DIRECTORES DE TESIS DRA. MARfA COTOROGEA PFEIFER DR. ABRAHAM CLAUD10 SÁNCHEZ

CUERNAVACA, MORELOS JULIO 2003

S.E.P. S.E.1.T S.X.1.T

CENTRO NACIOKAL DE INVESTIGACION Y DESARROLLO TECSOLOGICO cenidet

ACADEMIA DE LA MAESTR~A EN ELECTR~SIC.A

FORMA R 1 1

ACEPTACION DEL TRABAJO DE TESIS

Cuernavaca, Mor.

Dr. Jesús Arnoldo Bautista Corral Director del CENIDET Presente

At'n. Dr. Enrique Quintero Mármol Jefe del Depto. de Ingeniería Electrónica

Después de haber revisado el trabajo de tesis titulado: "Sistema Control Digital para un Banco de Pruebas de Dispositivos Electrónicos de Potencia", elaborado por el alumno Jaime A. Orozco Valera , bajo la dirección de la Dr. María Cotorogea Pfeifer y del Dr. Abraham Claudio Sanchez, el trabajo presentado se ACEPTA para proceder a su impresión.

S. E. P. CENTRO NACIONAL

y DESARROLLO TECNOLOWO

DE INVESTIGACiON

OEPTO, DE E I E C T ~ ! ~ ! ' ' A C.C.P.: Dr. Jaime E. Arau Rome[/ Subdirector.Académico Dr. Marco A.Oliver Salazar / Pdte. de la Academia de Electrónica Lic. Olivia Maquinay Diaz / Jefe del Depto. de Servicios Escolares Expediente.

SUBIECRFrhU DE EDUWIOLI E I IPNtmWUOONTECNOLOGIW

/5”””” Cuernavaca, Mor., a 30 de junio del 2003.

Ing. Jaime A. Orozco Valera Candidato al grado de Maestro en Ciencias en Ing. Electrónica P r e s e n t e

Después de haber sometido a revisión su trabajo final de tesis titulado: “Sistema de Control Dioital para un Banco de Pruebas de Dispositivos Electrónicos de Potencia”, y habiendo cumplido con todas las indicaciones que el jurado reysor de tesis le hizo, comunico que se le concede autorización para que proceda a la impresión de la misma, como requisito para la obtención del grado.

Reciba un cordial saludo.

A t e n t a m e n t e

Márquez jefe del depto. de Electrónica

C.C.P. Expediente

Interior Internado Palmira SIN, Col. Palmira. C.P. 62490, Cuernavaca, Morelos - Mexico Seivicios Escolares: Ext. 107 y 108 [email protected]

DEDICATORIA

A mi esposa, familiares, amigos, y a quienes me dieron su apoyo y ayuda incondicionales

A los maestros que me sirvieron de guía e inspiración durante mi desarrollo profesional.

AGRADECIMIENTOS

AI Centro Nacional de Investigación y Desarrollo Tecnológico, CENIDET, por permitirme cursar mis estudios de maestría.

Al Consejo Nacional de Ciencia y Tecnologia, CONACYT, y a la Secretaría de Educación Pública, SEP, por el apoyo económico otorgado para la realización de mis estudios.

A mis asesores de tesis: Dra. María Cotorogea, Dr. Abraham Claudio Sanchez, y a los revisores: M.C. Martin Gómez, Dr. Jaime Arau Roffiel, Dr. Rodolfo Echavamía, por sus valiosas aportaciones y ayuda para completar esta tesis.

Al M.C. Guillermo Cahue Díaz y al M.C. Carlos Ramirez Valenzuela, por su participación en la fase inicial de este trabajo.

A m i s compañeros de trabajo en el grupo de medición y en la Gerencia de Control e Instrumentación del Instituto de Investigaciones Eléctricas IIE, por el apoyo continuo. A los directivos de la División de Sistemas de Control y de la Gerencia de Control e Instrumentación del TIE, por todas las facilidades otorgadas.

A Jesús Aguayo Aiquicira y a Ivan Alcalá por su ayuda para la realización de las pruebas experimentales.

Contenido

Lista de figuras

Lista de tablas

Capítulo 1 Introducción 1.1 Antecedentes 1.2 Esquemas de caracterización de semiconductores de potencia 1.3 Estado del arte en sistemas de prueba comerciales 1.4 Sistema de pruebas propuesto

Capítulo 2 Modos básicos de conmutación y circuitos de prueba 2.1 Curvas de salida de dispositivos MOS 2.2 Conmutación dura 2.3 Conmutación suave

2.3.1 Voltaje cero 2.3.2 Comente cero

2.3.2.1 Modo resonante 2.3.2.2 Modo tiristor

2.4 Cortocircuito 2.4.1 Tipo1 2.4.2 Tipo II

2.5 Fenómeno de avalancha 2.6 Resumen comparativo

Capítulo 3 Diseño del control digital 3.1 Especificaciones iniciales del control digital 3.2 Alternativas de implementación

3.2.1 Control basado en PC 3.2.2 Control basado en PC y microcontrolador 3.2.3 Control basado en microcontrolador con enlace serial a la PC

3.3.1 interfaz de comunicación serial 3.3.2 Etapa de procesamiento 3.3.3 Etapa de memona 3.3.4

3.3 Diseño de hardware

Etapa de monitoreo de variables analógicas

V

Ix

11 13 15 17 17 19 19 21 22 23 24 25 28

31 33 33 33 35 36 38 38 40 42 44

Sistema de conírol digital para un banco de pruebas de dispositivos electrónicos de potencia

Capítulo 4 Protocolo de comunicaciones 4.1 Formato de comunicación serial 4.2 Formato de mensajes

4.2.1 Comandos y respuestas 4.2.2 Detección de errores

Capitulo 5 Sofiare del control digital 5.1 Estructura del software del control digital 5.2 Generación del código 5.3 Descripción de rutinas del código fuente

5.3.1 Definición de constantes y variables 5.3.2 Programa principal 5.3.3 inicialización 5.3.4 Transmisión de respuestas 5.3.5 Manejo del hardware del control digital 5.3.6 Generación de secuencias de control 5.3.7 Atención a interrupciones

Capítulo 6 Software de la interfaz de usuario 6.1 Estructura de la interfaz de usuario 6.2 Generación del código 6.3 Lista de subrutinas

6.3.1 Programa principal 6.3.2 Operación del control digital 6.3.3 Comunicación serial 6.3.4 Enlace a osciloscopio 6.3.5 Adquisición de señales 6.3.6 Despliegue gráfico 6.3.7 Tratamiento de señales 6.3.8 Manejo de archivos

Capítulo 7 Operación de la interfaz de usuario

7.1.1 Operación del control digital 7.1.2 7.1.3 Manejo de archivos

7.1 Submenú "Principal"

Enlace a osciloscopio digital y adquisición de señales

7.2 Submenú "Ver" 7.3 Submenú "Opciones"

7.3.1 Despliegue gráfico 7.3.2 Tratamiento de señales 7.3.3 Valores instantáneos

7.4 Submenú "Ayuda"

49 51 51 53 56

59 61 62 63 63 65 66 67 67 69 72

73 75 77 78 78 78 79 79 80 80 81 81

83 85 85 93 98 99

101 101 102 104 104

Contenido

Capítulo 8 Resultados experimentales 8.1 Ambiente de pruebas 8.2 Prueba en conmutación dura 8.3 Control de conmutaciones en un inversor monofásico 8.4 Prueba de control en lazo cerrado

Capítulo 9 Conclusiones 9.1 Sistema de control digital 9.2 interfaz de usuario, adquisición y tratamiento de señales 9.3 Trabajos futuros

Referencias

Apéndice 1 Diagramas eléctricos y hojas técnicas de componentes

Apéndice 2 Código fuente del sistema de control digital

107 109 1 IO 115 120

123 125 127 128

129

131

141

Sistema de control digital para un banco de pruebas dc dispositivos elcctrónicos de potencia

N

Lista de figuras

1 . 1 . Esquema general del sistema de pruebas de DSEP 2.1. Circuito para la obtención de las curvas de salida de MOSFETs 2.2. Secuencia de disparo y transitorios en la obtención de las curvas de salida de

2.3. Circuito de prueba de DSEP en conmutación dura y cortocircuito 2.4. Secuencia de disparo y transitorios de la prueba de DSEP en conmutación dura 2.5. Circuito para la prueba de DSEP en conmutación suave a voltaje cero 2.6. Secuencia de disparo y transitorios durante la prueba de DSEP en conmutación

2.7. Circuito para la prueba de DSEP en conmutación suave a coriiente cero, modo

2.8. Secuencia de disparo y transitorios en la prueba de DSEP en conmutación suave a

2.9. Circuito para la prueba de DSEP en conmutación suave a comente cero, modo

2.1 O . Secuencia de disparo y transitonos en la prueba de DSEP en conmutación suave

2.1 1. Secuencia de disparo y transitorios durante la prueba de DSEP en cortocircuito

2.12. Secuencia de disparo y transitorios en la prueba de DSEP en cortocircuito tipo Ii 2.13. Circuito 1 para la prueba de dispositivos MOS en avalancha 2.14. Secuencia de disparo y transitorios durante la prueba de avalancha en

2.15. Circuito 2 para la prueba de dispositivos MOS en avalancha 2.16. Secuencia de disparo y transitorios en la prueba de avalancha de dispositivos

3.1. Control digital basado en P C 3.2. Control digital basado en PC y microcontrolador 3.3. Arquitectura del sistema de control digital implementado 3.4. Conexiones del sistema de control digital 3.5. Disposición fisica del conector DB9 3.6. Interfaz del microcontrolador al canal RS-232 3.7. Conexión entre el microcontrolador y la memoria FIFO de doble puerto 3.8. Conexión del DAC y los elementos de muestre0 y retención 3.9. Configuración de los comparadores analógicos AD9698 3.10. Conexión de los comparadores analógicos 4.1. Transmisión serial de un byte de datos 4.2. Formato de comandos de la PC al control digital 4.3. Formato de respuestas del control digital 4.4. Mensaje de comando para generación de voltaje en DAC 4.5. Respuesta genérica de confirmación 4.6. Mensaje de comando sin datos 4.7. Mensaje de comando con un dato índice 4.8. Comando de control de conmutación

dispositivos MOS

suave a voltaje cero

resonante

comente cero, modo resonante

tinstor

a comente cero, modo tinstor

tipo I

dispositivos MOS

MOS

8 13

14 15 16 17

18

19

20

21

21

23 24 25

26 27

27 34 35 36 38 39 40 43 44 46 47 51 51 52 53 54 54 54 55

V

~~

Sistema de control digital para un banco de pruebas dc dispositivos electrónicos de potencia

4.9. Definición de tiempos de dos bytes 5.1. Estructura del software del sistema de control digital 6.1. Estructura de la interfaz de usuario 6.2. Ejemplo de una sección de un archivo de datos 7.1. Submenú principal 7.2. Submenú para selección de puerto de comunicación 7.3. Ventana de diálogo para prueba de control digital 7.4. Mensaje de error de enlace con el control digital 7.5. Submenú para definición de secuencias de control 7.6. Ventana de diálogo de control de conmutación doble 7.7. Mensaje de error por parámetros fuera de rango 7.8. Mensaje de ayuda para control de conmutación doble 7.9. Ventana de diálogo para secuencia de conmutación genérica 7.10. Submenú para selección de osciloscopio digital 7.1 1. Submenú para configuración de osciloscopio digital 7.12. Ventana de diálogo para configuración de osciloscopio digital 7.13. Ventana de diálogo para configuración de osciloscopio digital 7.14. Mensaje de error de comunicación con el osciloscopio digital 7.15.Ventana de diálogo para adquisición de señales 7.16.Submenú de manejo de archivos 7.17.Ventana de diálogo de apertura de archivos 7.18.Ventana de diálogo de escritura de archivos 7.19. Submenú de visualización de señales 7.20. Despliegue gráfico de señales adquiridas 7.21. Submenú de opciones de despliegue y tratamiento de señales 7.22. Ventana de diálogo para cambio de escalas de amplitud 7.23. Ventana de diálogo para cambio de los ejes de referencia 7.24. Ventana de diálogo para compensación de señales 7.25. Ventana de diálogo para selección de señales para los cálculos de potencia y

7.26. Submenú Ayuda 7.27. Mensaje de guía de usuario 7.28. Ventana de información del sistema 8.1. Arreglo de pruebas del sistema de control digital, adquisición y tratamiento de

8.2. Circuito de prueba para conmutación dura 8.3. Parámetros para prueba en conmutación dura 8.4. Señales de compuerta y voltaje colector-emisor de QAux y del DUT, comente en

8.5. Señal de compuerta, voltaje y comente en el DUT 8.6. Flanco de encendido: señal de compuerta, voltaje y comente en el DUT 8.7. Flanco de encendido: voltaje, comente, potencia y energía disipada en el DUT 8.8. Flanco de apagado: Voltaje colector-emisor y comente en el DUT 8.9. Voltaje, comente, potencia y energía disipada en el DUT 8.1 O. Circuito inversor monofásico puente completo 8.1 1. Señales de control y voltaje de salida en un inversor monofásico puente

energía

señales

la bobina de carga

completo

55 61 75 82 85 85 86 88 88 89 90 90 91 93 93 94 96 96 97 98 98 99

1 O0 1 O0 101 101 102 103

103 104 105 105

109 110 111

112 112 113 113 114 114 115

115

VI

Lista de Figuras

8.12. Señales de control en un inversor monofásico puente completo 8.13. Definición de la secuencia de control del inversor monofásico 8.14. Detalle de la sección final de la tabla de estados de control 8.15. Señales generadas por el sistema de control digital para las conmutaciones en el

8.16. Detalle del tiempo de espera entre las conmutaciones de dos dispositivos en una

8.17. Voltajes en los extremos de la carga conectada al inversor: unión QO-Ql, unión

8.18. Circuito de prueba para control en lazo cerrado 8.19. Control en lazo abierto, QO, QI y voltaje del condensador 8.20. Control en lazo cerrado, QO, QI y voltaje del condensador 8.21. Señal de control Q I y voltaje del condensador

inversor monofásico

misma rama del inversor

Q2-Q3 y comente en la carga

116 117 117

118

118

119 120 121 121 122

Sistema de contml digital para un banco de pruebas de dispositivos electrónicos de potencia

VI11

Lista de tablas

2.1. Resumen de secuencias de disparo de los diferentes modos de prueba de DSEP 3.1. Especificaciones principales del estándar EZADZA-232-E 3.2. Comparación de familias de microconiroladores 3.3. Asignación de recursos del PIC1 7C44 3.4. Terminales principales de la memona SN74ACT72211 3.5. Terminales principales del SMP08 4.1. Códigos de comandos y respuestas 5.1. Códigos de comandos 5.2. Identificadores para manejo de puertos digitales de salida 5.3. Apuntadores y variables en la memona RAM del microcontrolador 5.4. Organización de los datos dentro del vector para almacenamiento de mensajes

8.1. Resumen de estados para control del inversor monofasico en memona RAM

29 39 41 42 43 45 53 63 64 64

64 116

Sistema de control digital para un banco de pruebas de dispositivos electrónicos de potencia

X

CAP~TULO 1

1.1 Antecedentes

1.2 Esquemas de caracterización de semiconductores de potencia

1.3 Estado del arte en sistemas de prueba comerciales

1.4 Sistema de pruebas propuesto

Inuoduición

1.1 Antecedentes

Para la implementación de circuitos electrónicos de potencia se usan dispositivos que no cumplen con las propiedades de un interruptor ideal: conmutación instantánea y pérdidas nulas. Una gran parte del diseño y dimensionamiento de los convertidores de potencia se basa en el estudio y la previsión del desempeño de los diferentes elementos que los componen (particularmente los semiconductores), requinéndose un análisis que contemple las características funcionales del convertidor y su interacción con las propiedades reales de los dispositivos semiconductores de potencia (DSEP), donde se tomen en cuenta no sólo los parámetros estáticos de los semiconductores, como voltajes de saturación o comentes de fuga, sino también su respuesta ante los procesos de conmutación que generan picos de disipación de energía durante los eventos transitorios.

Los parámetros estáticos de un semiconductor de potencia no permiten hacer una predicción precisa de su comportamiento durante los transitorios en la conmutación, y los parámetros dinámicos están sujetos a dispersión entre componentes en apariencia equivalentes, por lo que el modelado de las Características eléctricas de los DSEP requiere una forma de cuantificar parámetros dinámicos como son el tiempo de recuperación, los tiempos de encendido y apagado, las razones de cambio de voltaje y comente o la duración de los picos de comente en los cruces por cero, además de estimar el esfuerzo al que se ven sometidos los dispositivos de potencia mediante la determinación de la potencia disipada en ellos, en particular durante la conmutación. Adicionalmente, se tiene que los dispositivos simples no siempre cubren con la totalidad de los requerimientos, por lo que para aplicaciones de alta potencia los componentes pueden consistir de arreglos de varios elementos en diversas topologías [I]. Cuando se acoplan DSEP con distintas características dinámicas, se deben realizar pruebas para verificar la factibilidad de usar tales arreglos en la cobertura de las especificaciones de una aplicación particular.

Por io anterior, es muy útil contar con una metodología para la caracterización precisa de los elementos a emplear en aplicaciones prácticas, lo que hará posible la especificación y selección adecuada de componentes, además de permitir la evaluación del compromiso entre el funcionamiento del circuito y las caractensticas reales de los dispositivos semiconductores de potencia utilizados en una situación particular. Una técnica confiable de modelado de componentes por simulación numérica se debe apoyar en valores obtenidos experimentalmente, por lo tanto, es justificable la implementación de un banco de pruebas de dispositivos semiconductores de potencia, que permita distintas condiciones de operación que conduzcan a cuantificar y analizar los parámetros necesarios para realizar el modelado y caracterización de los componentes utilizados en electrónica de potencia.

Una plataforma de pruebas para DSEP debe además incorporar una sene de características como operación automática, versatilidad, rapidez, capacidad de evolucionar para adaptarse a nuevas necesidades y condiciones de operación, de modo que pueda cubrir una amplia gama de aplicaciones. Una forma de lograr tal nivel de funcionalidad es la utilización de las técnicas y herramientas de electrónica digital en la coordinación de las distintas funciones de un banco de pruebas.

3

Sistema de control digital uaraun banco de pruebas de dispositivos electrónicos de potencia

1.2 Esquemas de caracterización de semiconductores de potencia

Se han desarrollado y dado a conocer varios esquemas dirigidos al modelado y caracterización de dispositivos electrónicos de potencia, que en general se pueden ubicar dentro de alguna de las siguientes tendencias:

Caracterización de componentes en una aplicación particular. Durante el desarrollo de sistemas de potencia pueden surgir efectos no previstos o aún desconocidos, en estos casos se recurre al análisis más detallado del comportamiento de los interruptores dentro de un circuito específico, para tratar de aislar las causas del funcionamiento inadecuado. Las pruebas realizadas ayudan a identificar los parámetros que regulan la operación de los dispositivos en esa aplicación específica, lo que permite optimizar el diseño de circuitos siempre que estos estén orientados en la misma dirección que las condiciones de prueba.

Caracterización de componentes en circuitos especiales. En la medida en que se desarrollan nuevos componentes o se mejoran sus características, se hace necesario conocer su comportamiento para definir el tipo de aplicaciones en que sean más adecuados en función de sus caracteristicas. Así, se han diseñado circuitos de prueba con el fin de analizar el desempeño de componentes específicos y extraer la información suficiente para caracterizar su operación. Como ejemplos de esta línea están diversos esquemas de caracterización de IGBTs [2], GTOs y MCTs.

Caracterización de componentes para extracción de parámetros. Además de observar el comportamiento cualitativo de un semiconductor, es importante extraer sus parámetros fisicos a partir del procesamiento de la información que proporcionan las mediciones, esto para realizar un modelado interno del dispositivo con la ayuda de programas de simulación. En este sentido se encuentra un sistema automático de prueba desarrollado en SZ Testsysterne en Alemania [3], este sistema utiliza una plataforma de trabajo, basada en un procesador digital de señales (DSP), que recoge mediciones realizadas sobre un circuito de potencia y calcula automáticamente los parámetros estáticos y dinámicos del componente bajo prueba.

Otros trabajos de modelado que se apoyan en el tratamiento de señales [4], abordan el análisis de problemas de medición, corrección y validación en las pruebas sobre dispositivos de potencia, o se orientan a la caracterización eléctrica y térmica de transistores de potencia [5 ] .

En I’École Supérieure d’lngénieurs de Marseille (ESIM) se efectuaron algunos de los primeros estudios sobre el modelado de MCTs y la evaluación de las Características de IGBTs en los distintos modos de conmutación, enfocados hacia la identificación de parámetros y la caracterización de dispositivos de potencia [6] , [7].

4

Innoducciún

Se pueden destacar algunos aspectos de los trabajos anteriores:

Los circuitos de prueba son rígidos, esto es, las etapas de potencia y de control están específicamente diseñadas para una aplicación, un tipo de componente, un rango de potencia, de frecuencia o un modo de conmutación particular.

En la mayoría de los casos el circuito de potencia usado para las pruebas opera en modo repetitivo, lo que permite condiciones de operación cercanas a las de una aplicación real, pero imponiendo la necesidad de sistemas de enñiarniento, un consumo elevado de potencia en la fuente de poder y limitaciones en la frecuencia de operación. Sólo en [6] y [7] se ha trabajado en el modo impulsional, que comprende un solo ciclo de operación.

En los casos reportados no se menciona la implementación de un esquema flexible que permita, a través de algún mecanismo de interfaz con el diseñador, modificar o definir con facilidad las condiciones a las que se someten los dispositivos de potencia a caracterizar, por lo que la utilidad y las posibilidades de aplicación quedan acotadas dentro de un rango definido.

En el caso del tratamiento de señales, se suele utilizar la capacidad de cálculo inherente a un osciloscopio digital, que suele ser limitada, o un sistema dedicado complejo como el de Testsysteme [3]. No se utiliza un sistema de mediciones asistido por una computadora permitiría realizar procesamientos más complejos y por tanto análisis más precisos.

Un sistema de mediciones asistido por una computadora permitiría realizar procesamientos más complejos, y por tanto análisis más precisos, de las señales que se obtienen en las pruebas de los componentes de potencia. Esto se ha hecho en la determinación de parámetros de componentes magnéticos en la Dresden Universiw of Technology [8], donde se utilizó una computadora personal para la obtención de las curvas caractensticas de histéresis de materiales magnéticos a partir de mediciones realizadas con un osciloscopio de almacenamiento digital.

Las tecnologias de fabricación de semiconductores siguen evolucionando y con esto se mejoran sus características y desempeño, sin embargo, de trabajos recientes se desprende que la problemática asociada a la caracterización de los semiconductores de potencia está vigente y tiene una alta relevancia dentro del diseño eficiente de circuitos electrónicos de potencia [9], [lo], [ i l l , [12].

5


1.3 Estado del arte en sistemas de prueba comerciales

La necesidad de evaluar las características funcionales de los elementos que forman a los sistemas electrónicos actuales, ha llevado al desarrollo de equipos comerciales especializados en la prueba y caracterización de dispositivos semiconductores, que se utilizan desde la cobertura de necesidades propias de laboratorios de investigación, hasta los requerimientos de las líneas de producción.

Como ejemplos típicos de equipos comerciales de prueba están los sistemas automatizados desarrollados en Italia por CREA Semiconductor Test Equipments [13], [14], o los equipos de Lorlin Test Systems en Estados Unidos [15], [16], los cuales se describen a continuación.

CREA Semiconductor Test Equipments

La sene de sistemas MT está integrada por una familia de equipos para la prueba y medición de parámetros eléctricos. Está diseñada principalmente para cubrir requerimientos de producción, pero también es adecuada para su uso en laboratorios.

Se puede utilizar para la evaluación de diversos componentes semiconductores como diodos rectificadores, SCRs, TRIACs, MOSFETs, ZGBTs y otros.

Los parámetros eléctricos que típicamente se miden durante las pruebas son: voltaje de bloqueo, caída de voltaje en conducción, fugas de comente, aislamiento, impulsos de voltaje inverso y parámetros de compuerta como la comente mínima para encendido, voltaje mínimo para encendido, comente de sostenimiento, fugas de comente en la compuerta y voltaje umbral de aislamiento.

Los equipos de prueba se basan en un controlador modular propietario, que opera desde una computadora personal genérica denominada estación de programación, a la que se conecta por vía serial.

El hardware y software son modulares y configurables, permitiendo implementar diferentes topologías de prueba e incorporar funciones adicionales como generación de formas de onda, adición de módulos de adquisición, conexión a matrices para múltiples dispositivos, integración de mecanismos de automatización, conexión en red o la inclusión de un panel de control remoto.

La interfaz de usuario es gáfica y permite la introducción y depuración de programas de prueba, almacenamiento y recuperación de los mismos, definición de las condiciones aprobación-falla, despliegue y registro de resultados, impresión de reportes y cálculos estadísticos.

6

Ineoducción

Lorlin Test Systems

Sus equipos de prueba pueden utilizarse con dispositivos semiconductores discretos de señal pequeña o de potenciat los sistemas pueden configurarse para operar con hasta cinco estaciones de prueba, en modos manuales o automatizados.

La estación central desde la que se controla el sistema es una computadora con procesador Pentium y Windows 98, pero se pueden agregar computadoras adicionales para el control individual de cada estación, o para la visualización de registros de datos en cada una.

La variedad de estaciones de prueba disponibles, permite la adaptación a distintas aplicaciones de manufactura o de evaluación de componentes, como inspección, pruebas de producción o finales, verificación de obleas, control de calidad y caracterización de componentes.

Los sistemas de prueba permiten analizar y evaluar las características eléctricas de dispositivos de señal mezclada, elementos lineales, digitales, optoelectrónicos, pasivos, BJTs, FETs, IGBTs, SCRs, UJTs y TVS entre otros,

Los equipos son configurables hasta 3000 V y 1500 A, capaces de medir comentes de fuga del orden de pico y femto Amperes, con capacidad de prueba para análisis paramétricos típicos en DC y AC, además de pruebas dinámicas como tiempos de conmutación y de recuperación. . .~ . , ,

El sistema permite integrar y/o interconectar insirumentos de medición y prueba a sus equipos para realizar pruebas especiales como capacitancias, cargas inductivas o resistividad de alta precisión en conjunto con los parámetros de prueba nominales.

Los sistemas comerciales anteriormente descritos, presentan los resultados de las pruebas en forma de tablas con los valores de cada parámetro medido, con facilidades de análisis estadísticos o de comparación entre varios componentes muestreados dentro de un mismo lote, funciones orientadas a pruebas de volumen del tipo aceptación-rechazo, más que a la caracterización detallada de los dispositivos.

Normalmente la complejidad de los equipos comerciales es elevada, lo que por un lado hace posible que puedan adaptarse a condiciones de operación diferentes dada la configuración automática del hardware en cada prueba, pero por otra parte esta complejidad tiene un impacto directo en el precio de los equipos (50,000 dólares como punto de partida para el modelo básico de Lorlin), lo que los hace imprácticos para su uso con fines de investigación fuera de un entorno industrial.

Sistema de control digital paraun banco de prucbas de dispositivos elccirónicos de potcncia

1.4 Sistema de pruebas propuesto

Para la prueba y caracterización de componentes semiconductores con el fin específico de obtener una descripción precisa de su comportamiento más allá de lo que se desprende de sus hojas de datos técnicos, es factible plantear un sistema sencillo que, sin embargo, sea lo suficientemente funcional para su uso como herramienta en la extracción experimental de parámetros, de modo que sea un elemento auxiliar dentro de una metodología de caracterización y modelado de elementos semiconductores y un apoyo al diseño y evaluación de circuitos electrónicos.

En este trabajo se presenta un sistema para la realización de pruebas en dispositivos semiconductores de potencia, mostrado en su forma general en la Figura 1.1. En particular, se describe el desarrollo e implementación de un sistema digital de control para la plataforma de pruebas de DSEP, con la versatilidad necesaria para cubrir un amplio rango de aplicaciones, que permite definir o modificar condiciones de prueba en forma sencilla, que tiene la capacidad de incorporar nuevos modos de operación y que se complementa con un sistema de tratamiento de señales por sofmare.

El bloque marcado control digital en la Figura 1.1, se encarga de comandar el encendido/apagado del dispositivo de potencia bajo prueba (OUT, device under test) y/o de los componentes auxiliares necesarios en cada caso. La arquitectura del hardware del control digital le permite ejecutar los algoritmos de control para los modos de conmutación básicos, conmutación dura, suave, a tensión o comente cero, pero además se pueden definir otras secuencias de control diferentes.

os CIL o sc OPI o DIGITAL

Figura 1.1. Esquema general del sistema de pruebas de DSEP

8

Introducción

El secuenciamiento de las señales de control se efectúa de acuerdo a los parámetros requeridos por el modo de operación del circuito de prueba en que se encuentre el DUT. Las condiciones de cada prueba se definen en la computadora personal (PC), que tiene la función principal de ser el mecanismo de interfaz con el usuario, y después se envían al control digital para su ejecución.

Los circuitos de prueba constituyen la etapa de potencia del banco de pruebas, donde se conectarán fisicamente los dispositivos que serán sometidos a evaluación. La implementación de dichos circuitos de prueba no está incluida dentro del presente trabajo, pero el sistema digital está diseñado para adaptarse a diferentes configuraciones de la etapa de potencia.

Para controlar adecuadamente el inicio y fin de cada ciclo de prueba, así como la conmutación de cada uno de los interruptores del banco de pruebas, puede ser necesario que en el control digital se haga el sensado de algunas variables de voltaje, comente y temperatura, para poderlas comparar con los valores de consigna que determinan las acciones de control pertinentes para cada caso.

Las formas de operación de la etapa de potencia del banco de pruebas son:

Modo impulsional. El DUT es sometido a un número limitado de ciclos de operación. Tiene la finalidad de limitar la energía demandada a la alimentación del sistema y hacer posible la realización pruebas en condiciones extremas o en cortocircuito, experimentos que de otro modo no serían viables.

Modo repetitivo. El DUT opera en ciclos continuos de funcionamiento, lo que permite efectuar el análisis de los circuitos de potencia en condiciones más cercanas a las de una aplicación real.

Para la adquisición de las señales que lleven a caracterizar el desempeño del DUT, se eligió utilizar las capacidades de muestre0 de un osciloscopio digital con la capacidad de recibir comandos y transmitir datos. De este modo se puede utilizar la PC no sólo para la configuración del control digital, sino también para el registro de las mediciones.

Una vez que se tienen los resultados de las pruebas en la PC, es posible hacer un tratamiento básico de las señales muestreadas para compensar los errores de medición inherentes al osciloscopio, como pueden ser el offer o los retardos producidos por las puntas de medición, además del cálculo de la potencia y energía disipadas, la visualización de las señales y la formación de archivos de datos que permitan la posterior reconstrucción del comportamiento del DUT.

Sistema de control digital para un banco de pruebas dc dispositivos elccubnicos de potencia

10

CAP~TULO 2

MODOS BÁSICOS DE CONMUTACI~N Y CIRCUITOS DE PRUEBA

2.1

2.2 Conmutación dura

2.3 Conmutación suave 2.3.1. Voltaje cero 2.3.2. Comente cero

Curvas de salida de dispositivos MOS

2.3.2.1. Modo resonante 2.3.2.2. Modo tiristor

2.4 Cortocircuito 2.4.1. Tipo I 2.4.2. Tipo II

2.5 Fenómeno de avalancha

2.6 Resumen comparativo

Modos básicos de conmutación y circuitos dc prueba

En este capítulo se presentan algunos de los circuitos de prueba que se han desarrollado para la caracterización experimental de DSEP en distintos modos de conmutación, en particular se hace énfasis en su funcionamiento con respecto a la secuencia de las señales que controlan el encendido-apagado de los interruptores de potencia, dado que la función principal del control digital es la generación correcta de estas señales.

Por simplicidad en los diagramas esquemáticos, se omite la representación de los elementos parásitos en los conductores (que sí se consideran en los procedimientos de caracterización experimental), y los circuitos impulsores que se requieren para encender y apagar correctamente cada ZGBT.

Explicaciones más exhaustivas de los circuitos analizados, de los fenómenos fisicos que se presentan durante las conmutaciones, así como de los parámetros del DUT que se obtienen con cada prueba se encuentran en [9], [lo], [ l l ] .

2.1 Curvas de salida de dispositivos MOS

Para la obtención de las curvas de salida de transistores MOS (iGBTy MOSFET), se utiliza un circuito troceador. En la Figura 2.1 se muestra una versión simplificada de este circuito con un solo intemptor auxiliar además del DUT.

En este circuito el inductor de carga (L) debe tener un valor pequeño para utilizar un voitaje en Vo que no sea muy elevado. De este modo se tendrá una mejor resolución en la medición del voltaje drenaje-fuente del DUT [1 11.

Para analizar el comportamiento de los dispositivos en conducción, se hace circular una comente linealmente creciente a través del DUT, de acuerdo a la secuencia de señales mostrada en la Figura 2.2.

Figura 2.1. Circuito para la obtención de las curvas de salida de MOSFETs

13

Sistema de control digital p a n un banco de pruebas de dispositivos eiectronicos de potencia

tl t i t i t i Figura 2.2. Secuencia de disparo y transitorios en la obtención de

las curvas de salida de dispositivos MOS

A continuación se describen brevemente las fases de la prueba para la obtención de las curvas de salida. En este y todos los casos siguientes se asume que como condición inicial del circuito de prueba se tienen apagados los interruptores de potencia:

tl: Se enciende el DUT para incrementar linealmente la comente en el inductor de carga que también circula por el dispositivo a caracterizar. Esta condición se debe mantener por un corto tiempo de modo que no se incremente demasiado la temperatura del DUT. t t : Se enciende QAux para conmutar hacia él la comente que circula por el D W .

t3: Se apaga el DUT en conmutación suave después de que la comente a través del dispositivo llega a cero.

t4: Se apaga el interruptor auxiliar para regresar a las condiciones iniciales.

En resumen, realizar una prueba para la obtención de las curvas de salida implica el control de dos interruptores de potencia con cuatro combinaciones diferentes de encendido- apagado, que para propósitos del control digital se consideran cuatro estados de salida con un tiempo de activación específico para cada uno.

14

Modos básicos de conmutación y circuiios de prueba

2.2 Conmutación dura

En los DSEP la conmutación dura ocurre cuando hay traslape parcial de comente y voltaje en el momento de los transitorios de encendido y apagado. Para analizar de forma práctica las características en conmutación dura de los DSEP, se utiliza el circuito de prueba de la Figura 2.3 [17], en este caso se muestra un IGBT como DUT, pero el arreglo es aplicable a diferentes dispositivos (por ejemplo MOSFETs [ 111).

QAuxl

I - vo =

QAux2 D2

Figura 2.3. Circuito de prueba de DSEP en conmutación dura y cortocircuito

El circuito en la Figura 2.3 tiene la característica adicional de permitir la ejecución de pruebas en cortocircuito con sólo cambiar la secuencia de activación de los dispositivos auxiliares, QAmI y QAm2 [18]. Para las pruebas en conmutación dura, sólo se requiere controlar el interruptor QAux2 y el componente a caracterizar.

El elemento auxiliar QAux2, la fuente de voltaje directo Vo y el inductor de carga L forman una fuente de comente. Con este arreglo no se incrementa la temperatura de unión del DUT durante la fase previa a su conmutación, puesto que la comente de arranque circula por los elementos auxiliares antes de dirigirla hacia el DUT.

Una consideración práctica en la implementación del circuito de prueba es emplear un inductor de carga de magnitud grande para que la comente se mantenga aproximadamente constante durante la conmutación. Con esto también se logra que la resistencia parásita del inductor (Rind) sea pequeña.

Los eventos que se presentan durante las pruebas en conmutación dura se muestran en la Figura 2.4. Las formas de onda marcadas como QAuxl, QAm2 y DUTrepresentan en forma respectiva las señales que controlan el encendido y apagado de los interruptores auxiliares y del IGBT bajo prueba, IL es la comente en el inductor, ID^ y VD^ son la corriente y el voltaje a través del componente a caracterizar.

Sistema de conlrol digital para un banco de prucbas dc dispositivos elcctrónicos de potcncia

, I

tl t2t3 ti

Figura 2.4. Secuencia de disparo y transitorios de la prueba de DSEP en conmutación dura

Para propósitos de análisis y caracterización de los DSEP, existen varias zonas de interés en las señales mostradas en la Figura 2.4, sin embargo, sólo se han marcado explícitamente los instantes de tiempo en que se modifican las condiciones de encendido y apagado de los interruptores, tl a t4, puntos relacionados directamente con el secuenciamiento de las señales de control.

La operación del circuito de prueba es como sigue:

tl: Se enciende QAwc2. En L circula una comente que se incrementa en forma lineal. Los demás interruptores permanecen apagados.

t2: Se apaga QAw2 cuando la comente llega al valor deseado. La comente que circula por el inductor de carga y por el diodo DI permanece aproximadamente constante, las únicas pérdidas se deben a la resistencia parásita del inductor y a las pérdidas por conducción en el diodo de libre circulación.

U: Se enciende el DUT. En este momento se presenta el transitorio de encendido en conmutación dura.

t4: Se apaga el DUT. Se presenta la conmutación dura de apagado. En las pruebas con IGBTs normalmente se observa una cola de comente y una pico de voltaje en las terminales del DUT, asociados a la inductancia parásita de los conductores utilizados.

16

Modos básicos de conmutación y circuitos de prueba

2.3 Conmutación suave

La operación con altas frecuencias de conmutación hace posible reducir el tamaño de los componentes pasivos en los sistemas electrónicos de potencia, sin embargo, las pérdidas por conmutación se incrementan.

Para reducir estas pérdidas, se han desarrollado estrategias que evitan el traslape de comente y voltaje durante las conmutaciones:

I1 Conmutación suave a voltaje cero (ZVS): Se tiene un voltaje cercano a cero en las terminales del DSEP antes de que se inicie la circulación de comente. Este modo de conmutación se utiliza para reducir las pérdidas en el encendido.

Conmutación suave a corriente cero (ZCS): Se anula la comente antes del aumento de voltaje entre las terminales del dispositivo por efecto del apagado, reduciéndose las pérdidas en este transitorio.

En las siguientes secciones se describe la operación de los circuitos de prueba que permiten reproducir, de forma controlada, conmutaciones suaves ZVS y ZCS.

2.3.1 Conmutación suave a voltaje cero lb

El circuito de prueba presentado en la Figura 2.5 permite conmutar un DUT a voltaje cero. Se trata de un inversor medio puente con condensadores en derivación central y un inductor a modo de carga.

Los elementos críticos a considerar en la realización práctica de este circuito son: el valor de la inductancia L, que determina la pendiente de la comente en el DUT, y el valor de los condensadores CI y C2, que deben de ser lo suficientemente grandes para soportar la energía transitoria durante el cambio de pendiente de la comente [9].

vo I

Figura 2.5. Circuito para la prueba de DSEP en conmutacibn suave a voltaje cero

17

Sistema de control digital para un banco de prucbas de dispositivos ciccirónicos de potencia

La secuencia de encendido de los dispositivos empleados, y las señales características de la conmutación suave ZVS se muestran en la Figura 2.6.

, I

tl a t 3 t4

Figura 2.6. Secuencia de disparo y transitorios durante la prueba de DSEP en conmutación suave a voltaje cero

Las principales etapas de la prueba son:

tl: Se enciende QAux. La comente en L varía linealmente hasta alcanzar un valor predefinido. Esta comente inicial de prueba tiene valor negativo dado el sentido del flujo en el DUT. t2: Se apaga QAur. La comente del inductor L ahora está en libre circulación por el diodo antiparalelo del DUT, creciendo en sentido opuesto pero con la misma pendiente de la etapa previa.

t3: Se enciende el D W . La comente aún circula por el diodo, el DUT entra efectivamente en conducción hasta que la comente del inductor cruza por cero. En este punto normalmente se presenta un pico de voltaje en las terminales del DUT.

t4: Se apaga el DüT en conmutación dura.

Se observa que las señales que controlan el encendido-apagado de los interruptores durante la conmuíación suave ZVS, Figura 2.6, tienen la misma secuencia de la prueba de conmutación dura mostrada en la Figura 2.4. El control digital debe hacer la salida secuencia1 de cuatro estados de encendido-apagado para dos DSEP.

18


2.3.2 Conmutación suave a corriente cero

En esta sección se describen dos circuitos de prueba para el análisis de DSEP en conmutación suave a comente cero:

Conmutación en modo resonante [ 191

Conmutación en modo tinstor [20]

2.3.2.1 Modo resonante

En la Figura 2.7 se muestra un arreglo que reproduce el fenómeno de resonancia que se presenta en un circuito de aplicación: el rectificador conmutado ZCS cuasi-resonante. El circuito de prueba incluye un interruptor auxiliar, los elementos resonantes Lr y Cr, y un inductor de carga L que proporciona la comente inicial de la prueba. Se asume que el condensador Cr está cargado inicialmente con el voltaje de la fuente de prueba.

Los elementos críticos en el diseño de este circuito de prueba son los valores de Lr y Cr. El diodo en antiparalelo con el DUT debe presentar una rápida recuperación inversa y un valor mínimo de capacitancia y resistencia parásita.

En la Figura 2.8 se muestran las señales de disparo de los DSEP en el circuito de prueba, además de la comente del inductor, la comente de colector y el voltaje colector- emisor del DUT. A continuación se describen las diferentes etapas de la prueba.

vo

Figura 2.7. Circuito para la prueba de DSEP en conmutación suave a corriente cero, modo resonante

19

Sistema de contml digital para un banco de prueba de dispositivos electrónicos de potencia

PAW,

DUT

I ,

I t P

b

tl: Se enciende QAux. La corriente en el inductor L crece linealmente hasta alcanzar un nivel predeterminado. Esta corriente de referencia será la condición inicial para la fase de resonancia.

t2: Se apaga QAux. La comente almacenada en el inductor de carga circula por DI, Lr y 0 2 . La duración de esta etapa debe ser suficientemente para recargar al condensador Cr ai valor de Vo, en caso de que el voltaje del condensador sea mucho menor que el voltaje de la fuente.

t3: Se enciende el DUT. La comente a través del inductor resonante decrece linealmente hasta un valor igual a la comente de referencia. La comente a través del DUT crece brevemente en forma lineal y después se comporta de acuerdo con una resonancia positiva cuasi-senoidal: ascendiendo y luego regresando a cero. La comente del DUT llega a ser negativa y entonces es conmutada hacia el diodo en antiparalelo, fase que se denomina tiempo de recuperación de bloqueo.

t4: Se apaga el DUT en conmutación suave. De este modo el DUT bloquea la comente cuando una resonancia positiva debería ocurrir nuevamente. VDUT aumenta hasta el valor de la fuente Vo, el condensador resonante Cr es recargado nuevamente al valor de la fuente y así finaliza el ciclo de prueba.

I , , I 4 , -

L

En la Figura 2.8 se observa que las señales que controlan el encendido-apagado de los interruptores durante la conmutación suave ZCS en modo resonante, siguen la misma secuencia de la prueba en conmutación dura y de la prueba en conmutación suave a voltaje cero, por lo tanto, los requerimientos del control digital son equivalentes para estos casos.

20


vo

2.3.2.2 Modo tinstor

Rlim L Df ?1E

i 4 _ _

D I

QAux I D2

En el circuito de prueba modo tinstor, Figura 2.9, se obtiene la conmutación suave modificando la pendiente de la tensión. El circuito presenta un interruptor auxiliar que sirve para ayudar a conmutar suavemente al DUT, mientras que los elementos Rlim, Cam, DI y el inductor de carga L, se utilizan para proporcionar la comente de la pmeba.

Figura 2.9. Circuito para la prueba de DSEP en conmutación suave a corriente cero. modo tinstor

En la Figura 2.10 se muestran las señales de disparo de los dispositivos empleados y las formas de onda típicas de esta prueba, seguida de una breve explicación de sus etapas.

t l t 2 t 3 t 4 Figura 2.10. Secuencia de disparo y transitorios en la prueba de

DSEP en conmutación suave a corriente cero, modo tiristor

~ ~ N T R O DE INFORMAC~ON “““I $EP CENIBFT I 21

Sistema de contml digital para un banco de pruebas de dispositivos ciectrónicos de potcncia

t l : Se enciende el DUT La comente que circula por el DUT crece linealmente. La comente no circula solo por L, sino también por el condensador de ayuda a la conmutación Caux y la resistencia limitadora de comente Rlirn. Esta condición debe mantenerse hasta que Cam llegue a su carga completa.

t2: Se enciende QAux, el DUTpermanece en conducción. Dado que el condensador Caux tiene su carga máxima y el interniptor auxiliar une su extremo positivo a tierra, la comente que circula por el DUTdecrece hasta alcanzar el valor cero.

U: Se apaga el DUT después que deja de conducir. QAux permanece encendido. RIim disipa la energía de la fuente y por lo tanto el valor de esta resistencia debe ser grande para limitar la comente que circula por ella.

t4: Se apaga Q A u . El DUT comienza a bloquear el voltaje de la fuente Vo. En esta fase se da la conmutación suave a comente cero y el DUT presenta una cola de comente que aumenta las pérdidas en este tipo de conmutación.

La secuencia de activación de QAux y del DUT es similar al caso de obtención de las curvas de salida. Las diferencias en los circuitos de prueba producen distintos resultados en las variables de la etapa de potencia, pero el control digital se ve requerido a un modo de operación no muy distinto de los casos hasta aquí analizados.

2.4 Cortocircuito

Durante la operación normal de los DSEP no es deseable que se presenten condiciones de cortocircuito, sin embargo, con fmes de caracterización y de diseño de protecciones, este es un caso extremo que el circuito de prueba de la Figura 2.3 permite reproducir de forma no destructiva [ 181.

De acuerdo con las condiciones de la prueba, el cortocircuito se clasifica como:

Tipo I: Cuando el cortocircuito se tiene en la carga al encender el DUT.

Tipo 11: Si el DUTya está conduciendo comente cuando se produce el cortocircuito en la carga.

En las siguientes secciones se describen las pruebas en estas situaciones de cortocircuito, así como los circuitos de prueba asociados.

Modos básicos de coiimutación y circuitos de prueba

Q A d

2.4.1 Cortocircuito tipo I

En la Figura 2.1 1 se presentan las formas de onda que describen la operación del circuito de prueba, nuevamente se muestran las señales de control de los DSEP además de la comente y voltaje en el DUT.

b

PA&

DUT

IDUT

VDUI

Los principales eventos involucrados en la prueba en cortocircuito tipo I son:

tl: Se enciende el interruptor auxiliar QAuxl para establecer la condición de cortocircuito en la carga. No hay flujo de comente dado que el DUT no está conduciendo.

t2: Se enciende el D W , QAml continúa encendido. En este instante se da la condición de cortocircuito. La caída de tensión que se observa en VD^ se debe a los elementos parásitos del cableado.

t3: Se apaga el DUTdespués de un tiempo del orden de 5 a 10 ps para evitar que se dañe permanentemente [18]. QAuxl se mantiene encendido. En este momento se presenta el transitorio de apagado del DUT y una sobretensión entre su colector y emisor ocasionada por la inductancia parásita del cableado en el circuito de prueba.

t4: Se apagan todos los interruptores de potencia en el circuito.

b

P

b n :

I . . a P

De la descripción de la prueba en cortocircuito tipo I, se desprende que el control digital deberá generar cuatro estados de salida independientes, operando activamente sobre dos de los interruptores de potencia instalados en el circuito de prueba.

Sistema de contwl digital para un banco dc prucbas de dispositivos clccirónicos de potcncia

2.2.2 Cortocircuito tipo I1

La activación de los interruptores de potencia en el circuito de prueba para cortocircuito tipo ií (Figura 2.3), así como el comportamiento de algunas de las variables relacionadas, se muestran en la Figura 2.12.

t l at3 t4 d t 6

Figura 2.12. Secuencia de disparo y transitorios en la prueba de DSEP en cortocircuito tipo II

A continuación se describen las etapas de esta prueba.

o t l: Se enciende QAWCZ. Se incrementa linealmente la comente IL a través del inductor de carga.

0 t2: Se apaga QAm2. Si L es muy grande, la comente de carga que circula por el inductor y por el diodo DI permanece casi constante, las únicas pérdidas se deben a la resistencia parásita del inductor y a las perdidas por conducción en el diodo de libre circulación.

0 U: Se enciende el DUT en conmutación dura.

0 t4: Se enciende QAuxl para generar un cortocircuito en la carga, el DUT entra entonces en la condición de cortocircuito tipo U.

24

"I

Modos básicos de conmutación y circuitos dc prucba

t5: Se apaga el DUT desde de la condición de cortocircuito. Aquí se produce una sobretensión en las terminales del DUT debido a la energía almacenada en la inductancia parásita de cableado.

t6: Se apaga QAuxl para finalizar la prueba.

La prueba en cortocircuito tipo il es un caso ligeramente más complejo para el control digital, pues se tienen seis estados de salida que involucran a los tres DSEP del circuito de prueba.

2.5 Fenómeno de avalancha

El fenómeno de avalancha se da en un IGBT o MOSFET cuando se le fuerza a conducir una comente mayor a la que puede proporcionar el canal, es decir, mayor a su comente de saturación [1 I].

Con la medición y análisis de los transitorios en avalancha, se puede estimar el rango de voltaje y comente que forman el área de operación segura de un dispositivo, parámetro muy importante en la fase de diseño.

Un circuito de prueba utilizado para este caso es el troceador con carga inductiva de la Figura 2.1 sin el diodo de libre circulación, como se presenta en la Figura 2.1 3.

En la Figura 2.14 se muestran las formas de onda durante la prueba, seguida de la descripción de sus fases.

. Rind

vo

Figura 2.13. Circuito I para la prueba de dispositivos MOS en avalancha

25

Sistema de control digital para un banca de prucbas de dispositivos electrónicos de potcncia

L

tl: Se enciende QAux, la comente en L crece en forma lineal.

t2: Se enciende el DUT cuando se estima que la energía almacenada en el inductor es suficiente para provocar el fenómeno de avalancha. Ambos interruptores están encendidos, así que el tiempo de esta condición debe ser corto para evitar el calentamiento del DUT.

U: Se apagan el DUT y QAux. El inductor queda en circuito abierto y la energía almacenada en él se disipa haciendo crecer el voltaje en el DUT hasta llegar a su valor de ruptura, menor al de QAux, de modo que se presenta el fenómeno de avalancha sólo en el DUT.

Existe un circuito de prueba alternativo que permite un mejor control de la experimentación con el fenómeno de avalancha [ I 11, mostrado en la Figura 2.15.

El circuito de prueba opera con base en dos interruptores auxiliares que permiten la transferencia de energía a un inductor de carga, y un diodo D que tiene la función de cerrar el circuito para la circulación de comente cuando QAuxl se apaga, desconectando la fuente de alimentación Vo del resto del circuito.

Con este esquema se evita el incremento brusco de VDU y los valores grandes de comente en el apagado del DUT, reduciéndose el aumento de la temperatura de unión durante la prueba.

26


vo

Figura 2.15. Circuito 2 para la prueba de dispositivos MOS en avalancha

El control de los interruptores de potencia en este circuito de prueba y las variables relevantes se presentan en la Figura 2.16.

. . . . VDUT b . , t l tii3 t4t5

Figura 2.16. Secuencia de disparo y transitorios en la prueba de avalancha de dispositivos MOS

21

Sistema de control digital para un banco de pmebac de dispositivos electrónicos de potencia

La prueba se desarrolla como se describe a continuación:

0 t l : Se encienden los interruptores auxiliares Q A w l y QAux2. La comente en el inductor de carga crece linealmente.

0 t2: Se apaga QAuxl y el DUT se enciende cuando se haya alcanzado el valor de comente deseado en L. Con esto se desconecta la fuente Vo del circuito de prueba. La comente circula por D, QAw2 y el DUT.

0 t3: Se apaga QAux2. La comente total en el inductor es forzada a través del DUT. Si la comente es mayor que la comente de saturación del dispositivo (para el valor de tensión de compuerta utilizado en la prueba) el voltaje a través del DUT se incrementará hasta su valor de ruptura y se presentará el fenómeno de avalancha.

o t4: Se enciende QAw2 para hacer pasar por él la comente restante y evitar sobrecalentar el DUT por la presencia simultánea de VDW e IDUT. elevados.

0 tS: Se apaga el DUT cuando ya está sometido a una comente y tensión reducidas.

Esta prueba involucra una secuencia de estados encendido-apagado diferente a las anteriores: QAw2 es activado en dos momentos separados del ciclo de operación, lo que no ocurre en los restantes procedimientos donde a cada DSEP, auxiliar o bajo prueba, le corresponde sólo un instante de conducción en el proceso de caracterización experimental,

2.6 Resumen comparativo

Las metodologías de prueba descritas en este capítulo forman la base para la especificación de las caractensticas funcionales del control digital, de modo que éste sea capaz de ajustarse lo más posible a los requerimientos de las pruebas.

En la Tabla 2.1 se resumen las secuencias de disparo de los interruptores de potencia para los circuitos de prueba analizados en este capitulo, ordenadas por complejidad con respecto al número de estados y el número de dispositivos a controlar.

De la descripción de las pruebas analizadas en este capítulo se desprende que los aspectos principales a considerar en el diseño del control digital son la velocidad de operación y la capacidad de controlar las conmutaciones en función de la magnitud de algunas variables en la etapa de potencia.

Dado el progresivo desarrollo de nuevos dispositivos y técnicas de prueba, es necesario que el control digital no esté limitado a la generación de las secuencias presentadas en este capítulo. Más aún, es deseable que sea utilizable no sólo en circuitos para la caracterización de dispositivos individuales, sino en la verificación de arreglos de DSEP y esquemas de conmutación dentro de circuitos de aplicación completos.

28

Modos básicos de conmutación Y circuitos de Dnieba

Tabla 2.1. Resumen de secuencias de disparo de los diferentes modos de prueba de DSEP

Condiciones especiales de

Cambio del estado O al 1 por nivel de la comente en la bobina de carga

Cortocircuito tipo I1

Avalancha con circuito 2

29

Sistema de contml digital paraun banco dc pruebas de dispositivos electrónicos de potcncia

30

CAPÍTULO 3

DISEÑO DEL CONTROL DIGITAL

. .. .,,

3.1

3.2 Alternativas de implementación

Especificaciones iniciales del control digital

3.2.1. Control basado en PC 3.2.2. Control basado en PC y microcontrolador 3.2.3. Control basado en microcontrolador con

enlace serial a la PC

3.3 Diseño de hardware 3.3.1. Interfaz de comunicación serial 3.3.2. Etapa de procesamiento 3.3.3. Etapa de memoria 3.3.4. Etapa de monitoreo de variables analógicas

Discño dcl convol digital

3.1 Especificaciones iniciales del control digital

Dei sistema de pruebas propuesto en la Sección 1.4 y de las condiciones de prueba descritas en el Capítulo 2, se desprenden los requerimientos básicos que debe cubrir el control digital, punto de partida para el diseño del hardware del sistema:

0 Operación desde una computadora personal para facilitar la realización de pruebas

0 Ocho salidas digitales (niveles 2'í"L) para la activación de circuitos impulsores que

0 Capacidad para mantener activo cada estado de las señales de control durante periodos de tiempo desde cerca de 1 p hasta varios milisegundos

Secuenciamiento de las señales de control por transcurso de tiempo o por monitoreo del nivel de las entradas analógicas de consigna

Ocho entradas para monitoreo de señales analógicas en el rango de f 5 V

Respuesta menor a 500 ns desde que se recibe una señal analógica mayor a su nivel de consigna, hasta que se modifica el estado de las salidas

Operación en modo impulsional o repetitivo

automatizadas

controlen el encendido/ apagado de interruptores de potencia

3.2 Alternativas de implementación

En las siguientes secciones se describen las opciones analizadas para la construcción del sistema de control digital y la arquitectura finalmente seleccionada.

3.2.1 Control basado en PC

El sistema mostrado en la Figura 1.1 incluye una computadora personal para la interacción con el usuario y el registro y análisis de las mediciones, se puede considerar emplearla además como el elemento principal de procesamiento del sistema de control, es decir, asignarle las funciones de temporización y generación de las señales de salida.

Sin embargo, la ejecución múltiples tareas en las computadoras personales hace que se divida el tiempo de procesamiento entre distintos recursos (atención los distintos periféricos y canales de comunicación, ejecución automática de programas de monitoreo del sistema, etc.) lo que limita la confiabilidad del sistema si se desea operación en tiempo real.

La solución a este problema consiste en agregar elementos que sean configurables por la PC y que después operen de forma autónoma.

33

Sistema de conirol digital para un banco de pruebas de dispositivos elccirhicos de potencia

En la Figura 3.1 se presenta la arquitectura de un sistema insertable al bus ZSA de una PC que permite el secuenciamiento de señales digitales controladas por tiempo.

Decodtficación de puertos

Buffer de señales de control y datos

La conexión con el bus interno de la PC permite que desde la computadora se puedan manejar directamente todos los componentes del sistema:

Decodificación de puertos y bufler de señales. Estas etapas responden a las señales de control en el bus ZSA para activar individualmente a los demás elementos, además de extender el bus de datos de la PC.

Temporizadores programables. Existen circuitos integrados que incluyen uno o más temporizadores binarios diseñados para conectarse a los buses de direcciones, datos y control de sistemas basados en microprocesador. Estos dispositivos son configurables por software para diversos modos de operación, como el conteo de intervalos de tiempo, la generación de señales de reloj o el conteo de pulsos. Un ejemplo de este tipo de dispositivos es el 8254 fabricado inicialmente por Intel para servir de soporte a su familia de microprocesadores 80x86.

Memoria. Los datos binarios que corresponden a los estados encendido/ apagado de las señales de control se pueden escribir en un arreglo de memoria independiente de la memoria propia de la PC, con el tin de que los temporizadores controlen la salida de los datos cuando expiren los tiempos previamente programados por la computadora en cada uno de ellos.

: i

34

Arreglo de temporizadores -+ Arreglo de Acondicionamiento programablec memoria de sahda

Diseño dcl conuol digital

El esquema anterior tiene la ventaja de aprovechar las facilidades de programación de los lenguajes de alto nivel en la elaboración del sofmare operativo, pero se necesita un temporizador para cada uno de los tiempos involucrados en un ciclo de operación y esto limita la cantidad de estados que se pueden definir en una secuencia de prueba.

3.2.2 Control basado en PC y microcontrolador

Una opción más flexible consiste en utilizar un microcontrolador que tenga recursos internos de temporización, lo que permite defmir un algoritmo para el conteo de intervalos de tiempo en forma cíclica, condición necesaria para la operación en modo repetitivo.

En la Figura 3.2 se muestra un sistema digital que utiliza a la PC y un microcontrolador como elementos de procesamiento. En esta arquitectura tanto la computadora como el microcontrolador tienen acceso a un bus común que les permite controlar a las demás etapas del sistema.

Figura 3.2. Control digital basado en PC y microcontrolador

Sistema de control digital para un banco dc pruebas de dispositivos elech-bnicos de potencia

En el arreglo de la Figura 3.2 la PC se utiliza como medio de introducción de parámetros y despliegue de información, para escribir las secuencias de control en la memoria de doble puerto y para transmitir las condiciones de la prueba al microcontrolador, siendo este elemento el que propiamente realiza el secuenciamiento de las señales de control manejando la salida de datos de la memoria.

Durante el desarrollo de este trabajo de tesis se implementó un primer prototipo funcional basado en la estructura mostrada en la Figura 3.2, que permitió evaluar la factibilidad de un microcontrolador como elemento de procesamiento en el control digital.

3.2.3 Control basado en microcontrolador con enlace serial a la PC

En la Figura 3.3 una se muestra versión mejorada de la a la arquitectura presentada en la Figura 3.2. En este arreglo la comunicación con la PC se hace por un canal serial, con las ventajas de reducción de tamaño (al eliminarse la lógica de interconexión con el bus ZSA) y una mayor portabilidad por tener el sistema de control totalmente externo a la PC. Por otro lado, este esquema implica, la necesidad de un protocolo de comunicación entre la PC y el sistema de control digital.

Acoplamiento RS-232

7 4 Buffer

.U ririiuio de potenria bajo piiiebn

Figura 3.3. Arquitectura del sistema de control digital implementado

36

Discño del control digital

A continuación se describen las funciones de las etapas mostradas en la Figura 3.3

Acoplamiento RS-232. Acondiciona los niveles eléctricos de las señales entre la PC y el control digital, de acuerdo al estándar de comunicación serial RS-232.

Microcontrolador. Es el elemento principal del sistema de control, se encarga de decodificar y verificar la validez de la información que recibe de la PC, manejar el convertidor digitalhnaiógico (DAC) y los elementos de almacenamiento de los valores analógicos de consigna, escribir las palabras de control en la memoria FIFO de doble puerto y ejecutar los algoritmos de conteo de tiempo para controlar la secuencia de las señales de salida.

Memoria FIFO de doble puerto. En la computadora se definen las fases de la secuencia de control en forma de palabras binarias, donde cada bit representa el encendido y/o apagado de un interruptor de potencia.

Las palabras de control se almacenan en una memoria tipo FIFO (first in-first out, el primer dato en entrar es el primero en salir), sus puertos independientes de entrada y salida permiten que simultáneamente se puedan escribir y leer datos en forma secuencia1 sin necesidad de líneas de direcciones, por lo que en general el tiempo de acceso en las memorias FIFO es menor que en las memorias RAMconvencionales.

Convertidor digitaüanalógico, elementos de muestreo y retención y comparadores analógicos. Para controlar adecuadamente algunas secuencias de prueba puede ser necesario retroalimentar las variables en el circuito de potencia hacia el sistema de control.

Normalmente sólo se requiere conocer cuando alguna de las señales monitoreadas ha alcanzado un valor de referencia previamente definido, este proceso se efectúa más rápido si se utilizan comparadores analógicos de voltaje en lugar de medir los valores instantáneos, digitalizarlos y realizar comparaciones binarias de magnitud para cada señal de entrada.

Con el convertidor digitaUanalógico se pueden generar voltajes proporcionales a los valores de consigna definidos en la PC, cada voltaje se almacena en un dispositivo de muestreo y retención ( S e sample and hold) y se compara analógicamente con la señal de entrada correspondiente. El cambio de estado en las salidas de los comparadores se usa para que el sistema digital cambie las salidas de control.

La arquitectura descrita en esta sección es la que finalmente se consideró más adecuada para el sistema de control digital, ya que en las PC actuales se tienen disponibles uno o dos puertos seriales mientras que la utilización del bus paralelo ZSA tiende a desaparecer. Con la estructura mostrada en la Figura 3.3 se construyó otro prototipo cuyos detalles de implementación se describen en las siguientes secciones.

37


3.3 Diseño de hardware

En la Figura 3.4 se muestra el detalle de las conexiones al control digital dentro del sistema presentado en la Figura 1.1, y la identificación de sus señales de entrada y salida.

Salidas digitales

Entradas analógicas

Salida analógica Vo

PO - P7

In0 - In7

Figura 3.4. Conexiones del sistema de control digital

Para la conexión con la PC se utilizan tres de las señales disponibles en el puerto RS-232, teniéndose una señal para habilitar al sistema de control digital además de las líneas de transmisión y recepción de datos.

Las salidas digitales de control, QO a Q7, son las que proveen las señales de disparo para la activación de los DSEP. Las señales analógicas a monitorear se realimentan hacia el control digital en sus entradas In0 a In 7.

Aunque la función del DAC en el control digital (Figura 3.3) es generar voliajes internos de referencia, como se describió en la Sección 3.3, el voltaje del convertidor está disponible en la salida Vo del sistema de control para fines de prueba y posibles ampliaciones futuras.

En las siguientes secciones se describen los detalles de implementación del hardware que compone al sistema de control digital. Para propósitos de la descripción funcional del sistema se muestran diagramas simplificados de cada etapa, en el Apéndice 1 se incluyen los diagramas esquemáticos completos del sistema de control digital.

3.3.1 Interfaz de comunicación serial

La comunicación entre el control digital y la PC se hace por un canal serial de acuerdo con las especificaciones del estándar EíAíTI.4-232-E Inte$ace Beíween Data Terminal Equipment and Daia Circuit Terminating Equipment Employing Serial Binary Data Interchange [21], [22]. Este estándar (más conocido simplemente como RS-232) asegura la compatibilidad entre sistemas al especificar las caractensticas eléctricas, funcionales y mecánicas del medio de interfaz.

38

Diseño dcl control digilal

Parámetro Tasa máxima de datos Razón de cambio máxima Voltajes de salida en los drivers

Dada su sencillez y el poco hardware necesario para implementarlo, es amplimmte utilizado en comunicaciones seriales punto a punto. En la Tabla 3.1 se presentan las especificaciones principales del estándar EIA/TIA-232-E.

Valor 20 kbps 5 30 V l p \ IC 171

(con carga de 3ksz) Voltaje de salida en circuito abierto Corriente en cortocircuito Resistencia de salida de los drivers

CIJ V I

5 125 VI

2 300 R 51100 mAl

(con carga de 3ksz) Voltaje de salida en circuito abierto Corriente en cortocircuito Resistencia de salida de los drivers

CIJ V I

5 125 VI

2 300 R 51100 mAl

I Umbral de receución if 3 v - - - ~ l

Resistencia de entrada en los receptores Máximo voltaje de entrada en los receptores

r 1 -

Cableado entre transmisor y receptor I15mó2500pF

3 k R a 7 k R 25 V

En el estándar EIARIA-232-E se incluye la definición funcional de las señales de datos, control y temporización que permiten la comunicación por un canal primario y uno secundario [20]. Sin embargo, pocas aplicaciones requieren de las 25 líneas definidas, de ahí que el conector de 25 terminales que también se especifica en el estándar sea poco común y que en su lugar se utilicen diversos conectores adecuados a cada aplicación.

En la Figura 3.5 se muestra la distribución fisica de las señales presentes en un conector tipo DB9, seleccionado para la comunicación con el control digital por ser de los más utilizados y encontrarse prácticamente en todas las PC.

Resistencia de entrada en los receptores Máximo voltaje de entrada en los receptores

c, Figura 3.5. Disposición física del conector DB9

1 3 k R a 7 k R I 25 V

El conector DB9 contiene las 8 líneas necesarias para operar un módem típico, pero en el caso más simple se pueden emplear sólo las señales de datos y la referencia sin ningún arbitraje adicional.

39


Para la comunicación entre la PC y el control digital (Figura 3.4) se utilizan las siguientes líneas:

RD. Recepción de datos en la PC.

TD. Transmisión de la PC hacia el control digital.

DTR. Habilitación del sistema de control digital.

0 GROUND. Referencia común entre el transmisor y receptor.

Para el acoplamiento al canal sena1 se utilizó el circuito integrado MAX233 de Maxim, que transforma el nivel de las señales TTL del microcontrolador a la magnitud de voltaje del canal RS-232, como se muestra en la Figura 3.6.

DTR 4

RASITX

Puerto A MAX233

PIC 17c44

Figura 3.6. Inter& del microcontrolador al canal RS-232

3.3.2 Etapa de procesamiento

De la Figura 3.3 se pueden obtener algunas de las características minimas requeridas en cuanto a los recursos del microcontrolador:

o 16 líneas de entradaísalida para el bus hacia la memoria FIFO y el DAC o 8 líneas de salida para selección de los comparadores analógicos o 1 entrada para interrupción externa o 1 temporizador interno

capacidad de comunicación serial

Se identificaron diversas familias de microcontroladores que cubren los anteriores requerimientos de periféricos y líneas de entradafsalida. En la Tabla 3.2 se resumen sus principales características.

40

Diseño del control digital

Frecuencia Líneas Temporizadores miixima E/S Microcontrolador

80C251 (Intel) 16 MHz 32 3 de 16 bits DS80C310/320 DS8xC520 (Dallas 33 M H z 32 3 de 16 bits

Tabla 3.2. Conmaración de familias de microcontroladores

Puerto serial -

2 USART Semiconductors) 68HC08 (Motorola) TMS370 (Tam Instruments) PIC1 7c4x (Microchip)

8 MHz

5 MHz

33 MHZ

50 6 de 16 bits SCI / SPI

22 a 55 2 de 16 bits SCI I SPI

de bits USARTI SCI 2 de 16 bits 33

El proceso critico a ejecutar en el microcontrolador es el conteo de intervalos de tiempo, ya sea por decrementos cíclicos de una variable o por interrupción de un temporizador. Así, la comparación entre los microcontroladores evaluados se basó en la eficiencia con que se pueden implementar tales procesos, considerando el número de instrucciones necesarias para implementar las rutinas de conteo de tiempo (asociado a la cantidad de memoria necesaria para el programa) y la velocidad de ejecución de las mismas.

Después de simular rutinas de mnteo de tiempo y atención a interrupciones, se seleccionó el microcontrolador PIC1 7C44 por ofrecer el mejor compromiso entre eficiencia y facilidad de implementación del código con las herramientas de desarrollo disponibles. Las principales caractensticas de este dispositivo se listan a continuación:

procesador RISC de arquitectura Harvard bus intemo de instrucciones de 16 bits, bus de datos de 8 bits segmentación encauzada ípipeline) de dos niveles 8 kbytes de EEPROM, 454 bytes de RAM ciclos de instrucción de 125 ns, operando a una frecuencia de 32 MHz 33 líneas de entrada/ salida programables individualmente temporizadores de 8 y 16 bits USARTISCI interno

En la Tabla 3.3 se presenta la asignación de los recursos de hardware del microcontrolador en relación con los demás elementos del control digital.

Puerto digital

A

B

Bus de datos de 8 bits para lectura y escritura de FIFO, 1 1 RCo - Rc7 1 parte menos significativa del bus de 12 bits hacia el DAC 1

Líneas utilizadas Función

R A O Entrada para interrupción externa RA4, RA5 RBO - RB7

Canal de comunicación serial

Salidas para habilitación de comparadores analógicos

R D O - RD3 RDO - RD2

R E O RE1

RE2

D

E

3.3.3 Etapa de memoria

Las señales de control se codifican dentro de una memoria FIFO de doble puerto porque es más eficiente generar las señales para la salida secuencia1 de datos de la FIFO que extraer una a una las palabras de control de UM tabla en la RAM interna del microcontrolador. Se seleccionó la memoria SN74ACT7221 I de Texas Instruments principalmente por sus reducidos tiempos de lectura y escritura, las características relevantes de este componente son:

capacidad de almacenamiento de 5 12 palabras de 9 bits ciclos de lectura y escritura de 15 ns entradas compatibles con TTL las señales de reloj para lectura y escritura pueden ser simultáneas o asíncronas banderas de memoria vacía y memoria llena

Parte más significativa del bus de 12 bits hacia el DAC Salidas para selección individual de elementos SH

Habilitador de DAC

Habilitador de SH

Habilitador del registro de salida de los comparadores analógicos

La capacidad de la memona hace posible la definición de hasta 512 estados diferextes con 9 salidas de control, cantidad suficiente si se considera que con seis interruptores de potencia se puede manejar un convertidor estático completo. El número de salidas digitales se limitó a 8 para facilitar las transferencias con el microcontrolador y el uso de otros elementos digitales de 8 bits. Las principales terminales de la memoria FIFO y sus funciones se describen en la Tabla 3.4.

42

Terminal DO - DS

O0 - 0 8

Entrada de reloj de lectura, un flanco ascendente en esta terminal produce la salida del siguiente dato en el arreglo FIFO

Entrada de reloj de escritura, un flanco ascendente en esta terminal hace que el dato en el puerto de entrada se almacene en el arreglo FIFO

Descripción Entrada de datos

Salida de datos

Reset. En nivel lógico O hace que se inicialicen los apuntadores de los datos al inicio del arreglo FIFO, en nivel 1 permite la operación de la memoria

Habilitador de salida de datos. En nivel lógico 1 pone el puerto de salida en estado de alta impedancia, en O permite la salida normal de datos OE

El estado de las señales RS, OE y las transiciones ascendentes en WCLK y RCLK son generadas desde el microcontrolador para escribir y extraer los datos de la memoria FIFO. La disposición de estos elementos se muestra en la Figura 3.7.

PIC 17c44

Figura 3.7. Conexión entre el microcontrolador y la memoria FIFO de doble puerto

La trayectoria que une los puertos de entrada y salida de la memoria tiene dos funciones:

Transmitir datos de salida de la FIFO hacia el microcontrolador y de ahí hacia la

Realimentar datos para la autoescritura de la memoria, característica útil en el

PC, con fines de prueba del sistema.

modo de operación repetitivo.

43

Sistema de control digiial para un banco de pruebas de dispositivos electrónicos de potencia

La señal INT (Figura 3.7) proviene de la etapa de monitoreo de las entradas analógicas y se usa como interrupc¡Ón hacia el microcontrolador y para la salida automática de datos de la FIFO. Las salidas de la memoria se acoplan a la etapa de potencia con un buffer de salida 74HC245, esto es para proteger al control digital en caso de errores de conexión y para proveer la comente necesaria a los circuitos impulsores en forma directa.

En ambientes elktricamente ruidosos o donde sea necesario un aislamiento total, es conveniente emplear un medio óptico para la propagación de las señales de control. El control digital incluye fototransmisores HFBRl527 conectados al bufer de salida, que se acoplan a fibra óptica plástica de 1 mm de diámetro para la transmisión de señales a distancias de hasta 25 metros sin necesidad de amplificación adicional.

3.3.4 Etapa de monitoreo de señales analógicas

Para generar los distintos voltajes de consigna se eligió un convertidor digitaüanalógico compatible con sistemas basados en microprocesador, el AD767 de Analog Devices. Las características principales de este dispositivo son:

conexión directa a buses de 12 bits velocidad de conversión típica de 3 pis entradas compatibles con niveles TTL y CMOS rango de salida configurable de +5 V, +10 V, I 2.5 V, * 5 V, t 10 V latch de entrada que responde a pulsos mínimos de 40 ns, lo que lo hace compatible con microprocesadores rápidos amplificador de salida interno referencia de voltaje interna de alta estabilidad y bajo nivel de ruido voltaje de alimentación de I 12 V

La conexión del DAC al microcontrolador se muestra en la Figura 3.8.

DBO-DB11 Vo

Figura 3.8. Conexión del DAC y los elementos de muestre0 y retención

44

Diseño dcl control digital

Para el almacenamiento de los valores de referencia se escogió el SMP08 de Analog Devices. Este circuito integrado tiene 8 elementos de muestreo y retención multiplexables, las características relevantes de este componente son:

condensadores de retención y amplificadores de salida internos tiempo de adquisición típico de 3.5 ps razón de cambio de 3 V/ps retención en pasos de 2.5 mV razón de decaimiento típica de 2mV/s entradas digitales compatibles con niveles TTL y CMOS operación con fuentes sencillas o simétricas de 7 V a 15 V

IN

La Tabla 3.5 describe las funciones de las principales líneas del SMPOB

Entrada común de voltaie

Tabla 3.5. Terminales principales del SMPOB

~

CHO-CH7

Entradas digitales para la selección de un SH específico, A es el bit menos significativo y C es el bit más simificativo

Entrada de inhibición de muestreo, en O permite almacenar en el SH seleccionado el valor presente en la terminal LV, en 1

inhibe la función de muestreo y los SH permanecen sin cambio

Salidas de voltaje

En la Figura 3.8 se muestra la conexión del SMPOB al microcontrolador y al DAC. Con el arreglo mostrado se pueden generar y almacenar hasta 8 valores de referencia, siguiendo el procedimiento descrito a continuación:

1. El PIC1 7C44 escribe un valor en el bus de 12 bits que forman sus puertos C y D 2. Se mantiene la línea CS en un valor lógico O un tiempo mayor a 40 ns 3. Espera alrededor de 3 ks hasta que se establece la salida del DAC 4. El microcontrolador selecciona un elemento SH escribiendo un valor de O a 7 en sus

5. Se pone la señal ZNH en O para muestrear del valor presente a la salida del DAC 6 . Espera alrededor de 3.5 ps para el almacenamiento en el SH seleccionado, antes de

7. Regreso al paso 1

lineas RDO, RDI y R D 2

regresar I" al valor lógico O

45

Sistema de control digital para un banco de pruebas de dispositivos electrónicos de potcncia

Los voltajes de referencia se comparan con las señales de entrada utilizando circuitos integrados AD9698 de Analog Devices, que son comparadores analógicos de alta velocidad con las siguientes características:

330 Ohms

dos comparadores independientes en un mismo circuito integrado tiempo de propagación de 4.5 ns, comparable al tiempo de respuesta de dispositivos ECL de alto desempeño tiempo de establecimiento de 1.7 ns operación con fuentes de alimentación de +5 V ó f 5 V salidas complementarias de nivel R"L

o entrada digital de habilitación de latch que permite fijar el estado de la salida de cada comparador independientemente de los voltajes de entrada

El arreglo utilizado para cada comparador se muestra en la Figura 3.9.

V,, representa un valor de referencia almacenado en un elemento SH, In es la señal analógica a monitorear. Se usa un arreglo con retroalimentación positiva para darle al comparador una ventana de histéresis de aproximadamente 150 mV.

Dado que se tienen hasta 8 valores de consigna en los elementos de muestre0 y retención, se utilizan 8 comparadores analógicos para el monitoreo de las señales de los circuitos de potencia, con el arreglo que se muestra en la Figura 3.10.

46

Diseño del control digital

74HC688

PIC17C44

Figura 3.1 O. Conexión de los comparadores analógicos

AI inicio de un ciclo de operación el microcontrolador hace que el valor lógico en la salida de los comparadores se almacene en un registro 74HC374, este estado inicial se mantiene en las terminales Q del registro y se contrasta permanentemente con las salidas actuales del arreglo de comparadores utilizando un comparador digital 74HC688, cuya salida se utiliza para generar la señal de interrupción I W .

Mientras las variables analógicas no rebasen los valores de referencia en cualquier sentido, las salidas de los comparadores analógicos no cambiarán de estado y la señal INT permanecerá en O. L a modificación de la salida de cualquier comparador analógico se reflejará como un cambio a 1 en el valor lógico de INT, transición que se utiliza para generar una interrupción hacia el microcontrolador.

La atención a la interrupción le ocupa al microcontrolador algunos cientos de nanosegundos (el ciclo de instrucción es de 125 ns con el PICI7C44 operando a 32 MHz), por lo que es conveniente utilizar también el flanco ascendente en INT para la lectura directa de la memona FIFO (Figura 3.7) de modo que el siguiente estado de control almacenado se presente de inmediato en las salidas del control digital sin la intervención del microcontrolador.

Así, el retardo resultante desde que una señal analógica alcanza su nivel de consigna hasta que se genera el siguiente estado de salida es de aproximadamente 97.5 ns, esto es, la suma de los tiempos de propagación en los comparadores analógicos (4.5 ns), el tiempo de respuesta del comparador digital (53 ns), el retardo en la compuerta OR (25 ns) y el tiempo de lectura de la memoria FIFO (1 5 ns).

47


La respuesta a la interrupción por parte del PICI 7C44, consiste en volver a registrar el nuevo estado de salida de los comparadores analógicos y prepararse para el conteo del intervalo de tiempo que corresponda al nuevo estado de las salidas de control.

La magnitud y naturaleza de las variables analógicas a muestrear en un caso específico (voltaje, comente o temperatura), dictará la necesidad de una etapa de acondicionamiento para ajustarlas al rango f 5 V seleccionado para operar a los comparadores analógicos. El sistema de control digital no incluye un acondicionamiento propio de entrada, de modo que puede adaptarse a cualquier tipo de señal siempre que esté en el rango de operación especificado.

Los voltajes de referencia se generarán en el rango de f 5 V por compatibilidad con los comparadores analógicos. En estas condiciones el DAC presentarh una resolución de 2.44 mV.

El rango de voltajes de entrada y salida del SMP08 depende del voltaje de su fuente de alimentación, de acuerdo con la siguiente expresión:

(vss+O.O6 V ) s VOUT/IN~ P'DD-~ V

Donde Vss es el voltaje negativo de alimentación, VDD es el voltaje positivo y V O ~ / N es el voltaje máximo de entrada o salida. Así que para manejar voltajes de f 5 V, el SMP08 debe alimentarse con una tensión mínima de f 7 V.

El sistema de control digital se alimenta de una línea de 120 V C.A, internamente cuenta con elementos de rectificación y regulación para generar los voltajes de C.D. requeridos por cada etapa: f 5 V, f 7 V y f 12 V (Apéndice 1).

48

CAP~TULO 4

PROTOCOLO DE COMUNICACIONES

4.1 Formato de comunicación serial

4.2 Formato de mensajes 4.2.1. Comandos y respuestas 4.2.2. Detección de errores

protocolo dc comunicacioncs

Identificador

4.1 Formato de comunicación serial

La transmisión de cada byte de datos en las líneas de transmisión y recepción sigue el formato típico RS-232 que se muestra en la Figura 4. I.

Número Código de de datos comprobación Comando Datos

Bit de inicio

1 1 1 1 1 1 1 1 Bit de paro

lsb msb

Figura 4.1. Transmisión serial de un byte de datos

La comunicación se realiza en forma asincrona a 9600 bps, cada bit tiene una duración de U9600 bps = 104.16 ps. En el canal RS-232 el nivel "1" lógico es representado por voltajes negativos, mientras que los voltajes positivos corresponden al "O" lógico.

Para indicar el comienzo de la transmisión de cada byte. de información se tiene un bit de inicio (cero lógico) que precede al bit menos significativo del dato (lsb), después se realiza la transmisión secuencia1 de los siguientes bits hasta llegar al más significativo (msb), que es seguido por un bit de paro (1 lógico) que debe permanecer sin cambio al menos durante el tiempo correspondiente a un bit antes de iniciar la transmisión del siguiente dato.

4.2 Formato de mensajes

Para el intercambio de información entre la PC y el sistema de control digital se definió un protocolo simple que permite la transferencia de comandos, datos con los parámetros de pruebas y respuestas de confirmación.

Los mensajes enviados desde la PC hacia el control digital tienen la estructura general mostrada en la Figura 4.2.

Figura 4.2. Formato de comandos de la PC al control digital


La función de los campos que componen cada mensaje se explica a continuación:

Identificador. Byte de valor constante que encabeza los mensajes entre la PC y el control digital para diferenciarlos de los correspondientes a otros sistemas. Así, si se ejecuta en la PC otro proceso que utilice el puerto serial mientras el control digital está conectado, éste ignorará los mensajes que no inicien con este identificador y se reduce la posibilidad de activar sus salidas inadvertidamente.

Aunque el medio RS-232 es exclusivamente punto a punto, este aspecto del protocolo también permite que el medio físico se pueda reemplazar por un canal multipunto compartido por sistemas diversos sin interferir con la operación del control digital.

Comando. Código de un byte asociado a la función a ejecutar en el sistema de control digital. El protocolo permite la definición de hasta 256 comandos diferentes.

Número de datos. Indica cuántos bytes de datos están contenidos en el mensaje. Éste campo tiene una longitud de 8 bits y por lo tanto una trama puede tener desde cero hasta 255 bytes de datos. El control digital usa esta información para calcular cuántos bytes deben recibirse por el canal serial antes de considerar que se tiene un mensaje completo e iniciar su decodificación.

Datos. Información de los parámetros para las pruebas: estados encendido/ apagado para las salidas, temporización de cada estado o valores de referencia.

Código de comprobación. Byte final de la trama que permite detectar la ocurrencia de errores durante la transmisión del mensaje.

Las respuestas que el control digital regresa hacia la PC sirven sólo para confirmar la ejecución del comando solicitado, lo que permite utilizar una estructura más sencilla como se muestra en la Figura 4.3.

Identificador Código de res ueSta

Figura 4.3. Formato de respuestas del control digital

El byte identificador tiene la misma función que en los mensajes de comandos, el código de respuesta es dependiente del comando recibido. En el caso de que se detecte un error en la tiama recibida, o el código de comando no sea válido, el control digital ignorará el mensaje y no transmitirá ninguna respuesta.

Con el fin de verificar el estado del canal serial, se definió un caso en que el control digital responde con un mensaje diferente al de la Figura 4.3, como se discutirá en la siguiente sección.

52

Protocolo de comunicacioncs

4.2.1 Comandos y respuestas

En la Tabla 4.1 se resumen los comandos que reconoce el control digital, los códigos asignados al identificador de mensajes y a cada comando, los bytes de datos que contiene cada mensaje y los códigos de confmación en las respuestas del control digital. Los valores con terminación “h” están en formato hexadecimal.

73 h

Tabla 4. I . Códigos de comandos y respuestas

Código de LSB MsB comprobación I l h 02 h

La función de cada comando a ejecutar en el control digital y las respuestas que regresa en cada caso se explican a continuación:

Prueba de comunicación serial. La PC envía un mensaje con datos para diagnosticar el enlace RS-232 con la estructura mostrada en la Figura 4.2. Como respuesta se regresa la trama completa que registró el control digital, que deberá ser idéntica a la enviada desde la PC.

Generación de voltaje en DAC. Esta función se utiliza para probar individualmente el funcionamiento del DAC y en la generación automática de los valores analógicos de referencia. El mensaje de comando contiene dos datos como se muestra en la Figura 4.4.

53

Sistema de control digital para un banco dc pruebas de dispositivos electrónicos de potcncia

En el control digital se construye un valor de 12 bits con los bytes de datos, donde LSB representa el byte menos significativo y MSB es el byte más significativo. Los 12 bits son transmitidos al DAC para generar el voltaje analógico correspondiente.

La respuesta de confirmación se presenta en la Figura 4.5. El código de respuesta 55h sirve como confirmación genérica para todos los comandos que involucran la operación individual de las etapas del control digital descritos en la Sección 3.3.

73 h 55h

Generación de onda triangular. Función para prueba rápida del DAC. El mensaje no lleva datos adicionales y tiene el formato mostrado en la Figura 4.6. El control digital opera el DAC para formar un periodo de una forma de onda triangular y transmite la respuesta de confirmación de la Figura 4.5.

73h Comando

~

/73h 1 Comando 1 OOh 1 comprobación Códigode I

Código de Olh

Figura 4.6. Mensaje de comando sin datos

0 Habilitación de un elemento de muestreo y retención. Selección individual de un elemento de muestreo para almacenar el valor analógico presente en la salida del DAC en ese momento. El mensaje de comando contiene un dato a modo de índice para hacer referencia a uno sólo de los ocho elementos de muestreo, como se muestra en la Figura 4.7. La respuesta del control digital tiene la esttuctura mostrada en la Figura 4.5.

Figura 4.7. Mensaje de comando con un dato índice

0 Habilitación de comparadores analógicos. Selecci6n individual de uno de los ocho comparadores analógicos presentes en el control digital. El mensaje de comando tiene la estructura de la Figura 4.7. y la respuesta es la mostrada en la Figura 4.5.

54

Protocolo de comunicacioncs

Escritura de una cadena de bytes en memoria FIFO. La PC envia un mensaje con datos con el formato de la Figura 4.2. para que el microcontrolador los escriba secuencialmente en la memoria FIFO. Estos datos corresponden a los estados encendido/ apagado de las señales de control, o pueden ser reenviados uno a uno hacia la PC para diagnosticar el subsistema de memoria. Como respuesta se regresa la trama de confhnación de la Figura 4.5

73h

Lectura de un byte de memoria FIFO. Transmisión hacia la PC del dato en la primera posición del arreglo FIFO para prueba del subsistema de memoria. El comando no lleva datos como se presentó en la Figura 4.6. El mensaje que regresa el control digital es como el mostrado en la Figura 4.3. pero en el campo del código de respuesta lleva el dato leído de la FIFO.

Número Datos de Código de Comando dedatos Estados Ciclos temporización comprobación

Control de conmutación doble, control de conmutación doble con interrupción externa. Comandos para generar las señales de control hacia dos interruptores de potencia en la secuencia utilizada con los circuitos de pnieba de conmutación dura (Figura 2.4), conmutación suave ZVS (Figura 2.6) y conmutación suave ZCS en modo resonante (Figura 2.8). El mensaje de comando tiene la estructura mostrada en la Figura 4.8.

OOh LSB MSB

Figura 4.8. Comando de control de conmutación

Los bytes de datos mostrados en la Figura 4.8 contienen los siguientes parámetros:

Estados. Número de estados de salida en un ciclo de prueba (cuatro para las secuencias de disparo antes citadas).

Ciclos. Número de ciclos de prueba a repetir en modo impulsional (1 a 128). Para seleccionar el modo repetitivo continuo este campo debe contener O.

Datos de temporización. Duración de cada estado de salida. Los intervalos de tiempo se pueden especificar en uno o en dos bytes dependiendo de su extensión, para indicar tiempos en dos bytes se utiliza el arreglo mostrado en la Figura 4.9.

55

Sistema de control digital para un banco de ptuebas de dispositivos elcctrónicos de potencia

El dato en O actúa como separador, los siguientes bytes son la parte menos significativa y más significativa del intervalo de tiempo.

Si todos los datos de tiempo son de un byte, el mensaje de comando tiene seis bytes de datos (número de estados, número de ciclos y cuatro bytes de temporización), si los tiempos son de dos bytes el mensaje llega ai máximo de catorce bytes de datos.

Está permitida la combinación de intervalos de tiempo en uno y dos bytes dentro del mismo mensaje de comando.

Secuencia genérica de control. Comando para definir una secuencia de disparo arbitraria. El comando tiene la estructura mostrada en la Figura 4.8. En este caso el número de estados y de datos puede llegar a 255. La respuesta del control digital tiene la estructura de la Figura 4.3 con el código de respuesta 29h.

4.2.2 Detección de errores

La transmisión de datos en un canal RS-232 se hace de forma no balanceada, es decir, a través de un sólo conductor cuyo voltaje con respecto una referencia común representa los valores lógicos de los datos.

Este esquema tiene la ventaja de reducir el cableado necesario para la interconexión cuando se tienen varios canales de datos, su desventaja es que, si los márgenes de ruido son limitados, se reduce la confiabilidad de las transmisiones en presencia de ruido electromagnético, interferencia cruzada entre los conductores o por diferencias de potencial entre los extremos de la línea común de referencia [2 I].

Por lo tanto, es conveniente tener un mecanismo para detectar errores de transmisión, especialmente en los mensajes que se envían de la PC al control digital, ya que la interpretación errónea de un comando o de sus datos asociados puede alterar significativamente la operación del sistema de pruebas.

Existen diversas técnicas para la detección de errores, desde el enfoque más simple (y por lo tanto menos confiable) que consiste en agregar un bit de paridad al final de cada byte de datos, hasta métodos eficientes y complejos como el Código de Redundancia Cíclica (CRC) que se calcula dividiendo segmentos del mensaje entre polinomios binarios predefinidos [23].

Un buen compromiso enire complejidad y eficiencia en la detección de errores es el cálculo de un byte de comprobación por la suma aritmética (truncada a 8 bits) de todos los bytes en el mensaje [23].

56

Protocolo de comunicaciones

Para verificar la integridad de los mensajes que se envían de la PC al control digital se escogió una variante de la suma de comprobación, que consiste en combinar con una operación lógica OR exclusiva todos los bytes contenidos en una trama, agregando al final de la misma el byte resultante que será el código de comprobación como se presenta en la Figura 4.2.

El mensaje recibido en el control digital también se valida mediante la operación OR exclusiva de todos los bytes recibidos, incluyendo el código de comprobación. Si el resultado final es O, entonces la trama recibida no contiene errores y se procede a decodificar el mensaje.

Sistema de control digital paraun banco de pruebas de dispositivos elccichicos de potencia

58

CAPÍTULO 5

SOFTWARE DEL CONTROL DIGITAL

5.1 Estructura del software, del control digital

5.2 Generación del código

5.3 Descripción de rutinas del código fuente 5.3.1 Definición de constantes y variables 5.3.2 Programa principal 5.3.3 Inicialización 5.3.4 Transmisión de respuestas 5.3.5 Manejo del hardware del control digital 5.3.6 Generación de secuencias de control 5.3.7 Atención a interrupciones

Soflare del control digital

5.1 Estructura del software del control digital

En este capitulo se describe el código que se implantó en el microcontrolador PIC1 7C44 para la operación del sistema del control digital. En la Figura 5.1 se muestran las relaciones entre los principales elementos funcionales del software desarrollado.

Inicialización del sistema

i

Decodificación de I comandos

I

I

Modo de prueba

Transmisión serial Manejo de hardware I del control digital I I

Figura 5.1. Estructura del software del sistema de control digital

Las funciones de los bloques representados en la Figura 5.1 se describen a continuación.

Inicialización del sistema. Configuración de los periféricos del microcontrolador: puertos digitaies de entrada y salida, interrupciones y receptor/transmisor universal asíncrono (UART) para comunicación serial .

Recepción serial. Cada byte que se transmite desde la PC se recibe en el microcontrolador por interrupción hasta formar un mensaje completo. En esta fase se verifica el identificador de inicio y la longitud de las tramas de acuerdo con el protocolo definido en el Capítulo 4.

Decodificación de comandos. Validación e intexpretación de los comandos y datos recibidos por el control digital en correspondencia con el protocolo de comunicaciones. Después de verificar la integndad del mensaje se identifica la acción solicitada y se ejecuta la rutina apropiada.

61


Modo de prueba. Una de las funciones incorporadas en control digital es la prueba individual de sus componentes físicos: memoria FIFO, DAC, S e y comparadores analógicos. La prueba de cada elemento es seguida de una respuesta de confirmación que puede contener datos, de modo que se puede verificar la integridad del control digital realizando mediciones en el hardware y/o por la información que se envía a la PC.

Generación de secuencias de control. En el control digital se tienen algoritmos para el control de la conmutación de dos interruptores en una secuencia fija, y para la ejecución de secuencias de control genéricas. Estas rutinas realizan el conteo de intervalos de tiempo de acuerdo con los datos que envió la PC y controlan la salida de cada palabra de control en la memoria FIFO de doble puerto.

Atención a interrupciones. Para el control de las conmutaciones por tiempo se utiliza la interrupción por sobreflujo del temporizador TMRO del microcontrolador. Cuando el control de las conmutaciones depende del monitoreo de señales analógicas retroalimentadas, se utiliza la interrupción externa en la terminal RAO del PIC1 7c44 .

Manejo del hurdwure del control digital. Comprende las rutinas operativas que hacen uso de componentes específicos del control digital: escritura y lectura en memoria FIFO, escritura al DAC para la generación de un voltaje de referencia, selección de un elemento SH y habilitación de los comparadores analógicos.

Transmisión serial. A cada comando recibido le sigue la transmisión de una respuesta hacia la PC, que de acuerdo con el protocolo de comunicación puede ser de confirmación o una trama de datos.


El programa implantado en el microcontrolador se desarrolló en el lenguaje ensamblador para el PIC1 7C44. En el Apéndice 2 se incluye el listado completo del código.

Para escribir el programa, ensamblarlo y depurarlo mediante simulaciones en una computadora personal, se empleó el ambiente integral de desarrollo MPLAB versión 5.50 de Microchip. Los archivos necesarios para generar el código y programarlo en el microcontrolador son:

SCDATKASM. Código fuente escrito en lenguaje ensamblador (Apéndice 2).

SCDATS.INC. Listado con la definición de variables, constantes e identificadores utilizados en SCDATS.ASM (Apéndice 2).

62

Sofhware del control digital

P17C44.lNC. Incluido con la herramienta de desarrollo MPLAB. Contiene los identificadores y direcciones de todos los recursos internos del microcontrolador: registros, periféricos y bits de bandera o de habilitación.

SCDATS.PJT. Archivo que se debe crear en MPLAB para ligar a los archivos anteriores en un solo proyecto y poder realizar la compilación, ensamblado y simulación del programa.

SCDATS.HEX. Es generado por MPLAB al compilar y ensamblar correctamente el código fuente. Contiene el código ensamblado en formato hexadecimal que efectivamente se graba en la memoria de programa del microcontrolador.

La programación fisica del microcontrolador se realizó con un programador Picstart Plus fabricado por Microchip, operado desde el propio MPLAB.

5.3 Descripción de rutinas del código fuente

En las siguientes secciones de explican brevemente las rutinas involucradas en los bloques funcionales descritos en la Sección 5.1.

5.3.1 Definición de constantes y variables

La descripción de las variables, constantes e identificadores definidos para su uso en el código fuente del control digital se resume en las Tablas 5.1 a 5.4. En el Apéndice 2 se incluye el archivo SCDATS..íNC con la definición formal de estos elementos.

Tabla 5.1. Códigos de comandos

63

Sistema de control digital para un banco de pruebas de dispositivos electrónicos de potcncia

Tabla 5.2. Identi3cadorespara manejo de puertos digitales de salida

Variable

LONG RXPTR RECEP nEDOx AP-TMP AP-PRO D RET

Tabla 5.3. Apuntadores y variables en la memoria RAM del microcontrolador

Descripción Dire c c i Ó n en RAM

120h 121h 122h Indicador de mensaje recibido 123h 124h 125h 126h

Tamaño de la trama a enviar o recibir fndice de datos dentro del vector de recepción

Contador de estados dentro de una secuencia de control Apuntador auxiliar a tabla de temponzaciones Apuntador auxiliar a tabla de procesos

~ ~~

Ai-RINT AP-NINT TPROC

127h 128h 130h

Almacenamiento de direcciones de retorno

Apuntador a la tabla de procesos

Tabla 5.4. Organización de los datos dentro del vector para almacenamiento de mensajes en memoria RAM

64

” -

Sofhvure dcl control digitnl

5.3.2 Programa principal

principal esta compuesto por la sección de inicia2izacih Y el ciclo de decodificación de comandos descritos en la Sección 5.1. De acuerdo a la tarea que deba ejecutar el control digital como respuesta a un comando de la p c , en el P r o v a Principal se hace la llamada a las subrutinas apropiadas.

~1

A continmción se describe la estructura del programa principal en la forma de pseudocódigo:

1. Llamada a la subrutina de inicialización de puertos de entrada / salida y penfencos

2. Llamada a la subrutina de configuración del puerto serial N-SERIE. 3. Configuración de los apuntadores para direccionamiento indirecto, FSRO y FSRl

para autoincremento después de cada acceso. 4. Transmisión del mensaje de inicio M-XMT. 5. Llamada a la subrutina de preparación de recepción PREP-RECEP 6. Verifica la variable de estado RECEP hasta que llega un mensaje válido. 7. Ciclo de decodificación de comandos DECOD-COM.

iN-PUERTOS.

7.1. Comando ECO de prueba de comunicaciones, llama a la subrutina TXM-RESP para regresar la trama recibida.

7.2. Comando V DAC, llama a la rutina VSAL-DAC para generar un voltaje en el DAC y responde con la trama de confirmación (regreso a 4).

7.3. Comando ONDA-T, llama a la subrutina PBA-DAC para generar una onda triangular de salida, regresa a 4.

7.4. Comando HAB SH, llama a la subrutina SEL-SH para habilitar un SH en el modo de prueba:regresa a 4.

7.5. Comando HAB CM, llama a la subrutina SEL-Ch4P para habilitar un comparador ana&ico en el modo de prueba, regresa a 4.

7.6. Comando E FIFO, llama a la subrutina ESC-MF para escribir una trama de bytes en la memoria de doble puerto, regresa a 4.

7.7. Comando L FIFO, llama a la subrutina LEC-MF leer un byte de la memoria FIFO, transmite el byte dentro de una trama de respuesta y regresa a.5.

7.8. Comando CMDBt, transmite la trama de confirmación TXM-RESP y llama a la subrutina RuDOBt para control de conmutación doble, regresa a 5.

7.9. Comando CMDBx, transmite la trama de confirmación TXM-RESP y llama a la subrutina RuDOBt para control de conmutación doble con interrupción externa, regresa a 5.

7.10. Comando SECUG, transmite la trama de confirmación TXb-RESP y llama a la subrutina RuSECU para control de secuencia de conmutación genérica, regresa al paso 5 .

8. Si no se recibió un comando válido, regresa a 5 .

65

Sistema de control digital pmun banco dc pnicbas de dispositivos electrónicos de potencia

5.3.3 Inicialización

Esta categoría agrupa a las rutinas en las que se configuran los recursos de hardware del microcontrolador y se define el estado inicial de las señales de salida.

A continuación se describen brevemente las rutinas involucradas en esta etapa y su estructura en pseudocódigo.

iN1-PUERTOS: Inicialización de los puertos digitales de entradaí salida y condición inicial de las señales que controlan el hardware del control digital.

1. Selección de la interrupción externa en RAO por flanco descendente 2. Puerto B como salida con todos sus bits en 1 para bloquear a los comparadores

3. Puertos C y D en cero, bus de datos y señales de control de memoria FIFO. 4. Señal OE de la FIFO en 1 para poner sus salidas en estado de alta impedancia. 5 . Habilitadores de DAC y SH en 1, registro de comparadores en O. 6. Pdso de 1 ps para activar el registro de salida de los comparadores analógicos

analógicos.

INI-SERIE: Configuración del UART del microcontrolador para comunicación serial asíncrona a 9600 baudios, 1 bit de inicio, 8 bits de datos y un bit de paro.

1. Configuración del UART de microcontrolador a 9600 baudios. 2. Asignación de las terminales RA5 y RA4 para el UART. 3. inicia el registro de estatus de transmisión. 4. Limpia las banderas de interrupción en y sus bits de habilitación en los registros de

configuración de interrupciones por periféricos.

PREP-RECEP: Preparación de la recepción de mensajes por el canal serial.

1. Limpia las banderas de interrupción en los registros de configuración de

2. Activa la interrupción por recepción. 3. Apunta al inicio del buffer de recepción. 4. Habilita las intempciones de periféricos. 5 . Escribe 1 en la variable RECEP de estatus de recepción. 6. Escribe el valor de LONG para esperar 4 bytes como trama mínima. 7. Habilitación global de interrupciones.

interrupciones por periféricos.

Softwore dcl conuol digital

5.3.4 Transmisión de respuestas

0 INI-XMT: Transmisión del mensaje de confirmación.

1. Habilita la transmisión serial. 2. Carga la parte alta del dato a transmitir en TXREG 3. Espera a que se vacíe el buffer de transmisión TBUF. 4. Decrementa el contador LONG. 5 . Carga la parte baja del dato a transmitir en TXREG 6. Espera a que se vacíe el buffer de transmisión T B U ? 7. Decrementa el contador LONG, si no es O regresa a 2.

il

TXM-RESP: Transmisión serial de una trama de respuesta

1. inhibe las interrupciones durante la respuesta. 2. Apunta al inicio del buffer de recepción, VECTOR, cargando su dirección en FSRO. 3. Configura FSRO para autoincremento después de cada acceso. 4. Carga en We1 apuntador al final del mensaje recibido, RXPTR. 5 . Carga en TXREG el byte a transmitir. 8. Espera a que se vacíe el buffer de transmisión TBUF. 9. Regresa a 4 hasta que FSRO sea igual a W.

5.3.5 Manejo del hardware del control digital

Las subrutinas de esta categoría se encargan de operar los elementos del hardware del control digital. Son utilizadas por el programa principal, durante el modo de prueba o en la generación de las señales de control

VSAL-DAC: Generación de un voltaje de salida en el DAC. DATO H y DATO-L - forman el valor binario a convertir a su equivalente analógico.

I. inhibe las salidas de la memoria FIFO y la pone en estado de Reset para evitar una

2. Configura el puerto C como salida. 3. Escribe el valor de DATO-L en el puerto C. 4. Escribe el valor de DATO-H en el puerto D. 5 . CS de DAC en nivel bajo para realizar la conversión. 6. Espera 125 ns. 7. CS en alto, DAC inhibido.

colisión en el bus de datos.

67

Sistema de control digital para un banco dc pruebas de dispositivos electrónicos de potencia

PBA-DAC: Generación de un ciclo de una onda triangular para prueba de DAC. El voltaje de salida del DAC vade O a 5 V, de 5 V a -5 V yde -5 V a O V en 20 ms.

1. Inhibe las salidas de la memoria FZFO y la pone en estado de reset para evitar una

2. Configura el puerto C como salida.

4. Ciclo V-ASC p i a ascenso inicial de la rampa


3. DA TO-H-DA TO L=8800h

4.1. Llamada a la subrutina VSAL-DAC 4.2. Incremento de DATO-L y DATO-H y regreso a 4.1 hasta llegar a 8FFFh.

5. DATO H-DATO L=8FFEh 6. Ciclo V-DSC p& descenso de la rampa de prueba.

6.1. Llamada a la subrutina VSAL-DAC 6.2. Decremento de DATO-L y DATO-Hy regreso a 6.1 hasta llegar a 8000h.

7.1. Llamada a la subrutina VSAL-DAC 7.2. Incremento de DATO-L y DATO-Hy regreso a 7.1 hasta llegar a 8800h.

7. Ciclo V ASF de ascenso final de la rampa de prueba.

0 SEL-SH: selección de un elemento de muestre0 y retención.

1. Inhibe las salidas de la memoria FIFO y la pone en estado de reset para evitar una

2. Puerto C como salida. 3. DATO-i contiene en 3 bits el índice del SH a habilitar. 4. Se escribe DATO-i al puerto C. 5 . I" en nivel bajo. 6. Ciclo de espera para cubrir un tiempo de adquisición de 7 ps en el SH. 7. I" en nivel alto, SH inhibido.


o ESCMF: Escritura de una trama de bytes a memoria FZFO. Los bytes a escribir se encuentran como datos dentro del vector de mensajes en RAM.

1. Inhibe las interrupciones durante la escritura. 2. Pulso de reset a la memoria. 3. inhibe las salidas de la memoria FIFO. 4. Saca a la memoria del estado de Reset. 5. Puerto C como salida. 6. Carga FSRO con el apuntador DATO-i para apuntar al primer byte de datos. 7. Configura FSRO para autoincremento después de cada acceso. 8. Escribe el byte al que apunta FSRO en el bus de datos. 9. Flanco ascendente en WCLK yregreso a O después de 125 ns. 10. Regresa a 8 hasta llegar al fin del mensaje señalado por RXPTR..

68

Sofhynre dcl control digital

LECMF: Lectura de un byte de memoria FIFO.

1. Puerto C como entrada. 2. Activa las salidas de la memoria FIFO. 3. Flanco ascendente en RCLK y regreso a O después de 125 ns. 4. Ciclo de espera de 1.5 ps para establecimiento del dato. 5. Se lee el dato en el puerto C y se almacena en la posición COMND del vector de

comunicación serial.

5.3.6 Generación de secuencias de control

Estas rutinas se encargan de generar propiamente las señales de control hacia los interruptores de potencia por conteo de tiempo.

RuDOBt: Control de conmutación para dos interruptores.

1. inhabilitación general de interrupciones. 2. Puerto C como entrada. 3. 4. Timer0 inicializado en O. 5. 6. 7.

Activa las salidas de la memoria FIFO.

Limpieza de las banderas de interrupciones. Habilitación de interrupción por sobreflujo de Timero. Si el comando recibido fue CMDBx: 7.1. Habilita el comparador analógico O. 7.2. Habilita el latch a la salida de los comparadores, después de 250 ns io

7.3. Habilita la interrupción externa en R A O .

Llamada a la subrutina CiDBt para control de conmutación doble.

bloquea.

8. Habilitación general de interrupciones. 9. 10. Inhabilitación general de interrupciones. 11. Inhabilitación de interrupción por sobreflujo de Timero. 12. Inhabilitación de la interrupción externa en R A O . 13. Habilitación general de interrupciones. 14. Inhibe las salidas de la FIFO.

69

Sistema de control digital para. un banco de pruebas de dispositivos electrónicos de potencia

CiDBt: Salida de señales de control para conmutación doble.

1. FSRl se utiliza como apuntador a las fases de control, se inicia el comienzo de la tabla TPROC.

2,

3.

4.

5.

6.

7.

8.

9.

Se llena la tabla de procesos con las direcciones en la memoria de programa de las cuatro fases de la conmutación. FSRO se utiliza como apuntador a los datos de temporización, se inicia el comienzo de la tabla TEMPi. FASEO, salida del estado inicial: interruptor auxiliar encendido, DUT apagado: 4.1. Flanco ascendente en RCLK. 4.2. Flanco ascendente en WCLK para autoescntura. 4.3. RCLK y WCLK regresan a O . Carga el tiempo de encendido auxiliar y comienza el ciclo de decrementos PAUSO o salta a la rutina de conteo extendido LTEMPO si el dato es de 2 bytes FASE1 , interruptor auxiliar y DUT apagados: 6.1. Flanco ascendente en RCLK. 6.2. Flanco ascendente en WCLK para autoescntura. 6.3. RCLK y WCLK regresan a O . Carga el tiempo de preencendido y comienza el ciclo de decrementos PAUS 1 o salta a la rutina de conteo extendido LTEMPO si el dato es de 2 bytes. FASE2, interruptor auxiliar apagado, DUT encendido: 8.1. Flanco ascendente en RCLK. 8.2. Flanco ascendente en WCLK para autoescntura. 8.3. RCLK y WCLK regresan a O . Carga el tiempo de encendido del DUT y comienza el ciclo de decrementos PAUS2 o salta a la rutina de conteo extendido LTEMPO si el dato es de 2 bytes.

10. FASE3, interruptor auxiliar y DUT apagados: 10.1. Flanco ascendente en RCLK. 10.2. Flanco ascendente en WCLK para autoescritura. 10.3. RCLK y WCLK regresan a O .

la rutina de conteo extendido LTEMPO si el dato es de 2 bytes.

12.1. Si nCICS es O se está en modo repetitivo y regresa al paso3. 12.2. De otro modo se decrementa nCICS, si no es O regresa a 3. 12.3. Si el decremento hace que nCICS llegue a O, se finalizó el ciclo de prueba.

1 1. Carga el tiempo entre ciclos y comienza el ciclo de decrementos PAUS2 o salta a

12. FASE4, verificación de ciclos de prueba

13. Se inhiben las salidas de la memona FIFO y se pone en estado de reset.

LTEMPO: Conteo de tiempo en 2 bytes.

1. Se cargan los datos de temporización en TMROH y TMROL. 2. Habilitación de Timero. 3 . Ciclo de espera hasta que el Timer0 sea inhabilitado por una interrupción de

sobreflujo o en RAO. 4. Regreso a la siguiente fase de la secuencia de conmutación.

Sofhvare del control digital

RuSECU: Generación de secuencia genérica de control

1. Inhabilitación general de interrupciones. 2. Puerto C como entrada. 3. Se activan las salidas de la memoria FIFO. 4. Timer0 inicializado en O. 5. Limpieza de las banderas de interrupciones 6. Habilitación de interrupción por sobreflujo de Timero. 7. Si el comando recibido fue SECGx:

7.1. Se habilitan los comparadores analógicos 7.2. Se habilita el latch a la salida de los comparadores. 7.3. Después de 250 nc se bloquea el latch. 7.4. Se habilita la interrupción externa en R A O .

8. Habilitación general de interrupciones. 9. Se respalda el apuntador a temporizaciones, TEMPi, en AP-TMP. 10. Se respalda el apuntador a procesos, TPROC, en AP-PRO y en FSRI. 1 1. En la tabla de procesos, en AP-NNT y en A P - R i m se guardan las localidades de

12. Se respalda nEDOS, el número de estados dentro de la secuencia de control, en el

13. Se carga el apuntador a temporizaciones en el inicio de la tabla. 14. Salida del estado inicial:

retorno de conteo de tiempo en 2 bytes y de retorno de intempción.

contador auxiliar nEDOx.

14.1. Flanco ascendente en RCLK. 14.2. Flanco ascendente en KCLKpara autoescritura. 14.3. RCLK y WCLK regresan a O.

15. Se carga el apuntador a procesos en el inicio de la tabla. 16. Se carga en W el pnmer dato de temporización, entra al ciclo de espera DECRl o

17. Cambio del estado de salida: salta a la rutina de conteo de tiempo en 2 bytes LTEMF’O

17.1. Flanco ascendente en RCLK. 17.2. Flanco ascendente en WCLK para autoescritura. 17.3. RCLK y WCLK regresan a O.

es O regresa al punto 15.

O regresa ai punto 12.

18. Decrementa nEDOx, el número de estados pendientes en la secuencia actual, si no

19. Decrementa nCICS, el número de ciclos pendientes en la secuencia actual, si no es

20. Inhibe las salidas de la memoria FZFO y la pone en estado de reset.

71

Sistema de control digital para un banco de prucbas de dispositivos elcctrónicos de potcncia

5.3.7 Atención a interrupciones

RUT-TMRO: Atención a la interrupción por sobreflujo del Timero.

1. Inhabilitación del Timero.

RUT-INTO: Atención a la interrupción externa en RAO, generada por la señal LVT proveniente de la etapa de monitoreo de señales analógicas.

1. Inhabilitación de Timero. 2. Flanco ascendente en el latch de salida de los comparadores analógicos. 3. Se inhabilitan los comparadores analógicos. 4. incremento de FSRl para apuntar a la localidad de regreso de interrupción dentro

5 . inhibe el latch de comparadores analógicos. 6. W=l para forzar la finalización de la rutina de conteo de tiempo en 1 byte después

7. Retorno de interrupción.

de la tabla de procesos.

de la interrupción.

RUT-INTPER Atención a la interrupción por recepción serial de 1 byte. El dato recibido está en el registro RCREG del microcontrolador.

1. Si es el primer dato se compara con el código identificador ZD-TU, si son iguales almacena el byte en el vector de comunicaciones, de otro modo sale de la subrutina.

2. Si el dato recibido corresponde al campo de longitud, lo suma a LONG, de otro modo lo almacena en el vector de comunicación serial.

3. Cuando el byte recibido es el último de la trama, pone RECEP en O e inhabilita la recepción serial.

72

CAPÍTULO 6

SOFTWARE DE LA INTERFAZ DE USUARIO

> 6.1

6.2

6.3

Estructura de la interfaz de usuario

Generación del código

Lista de subrutinas 6.3.1 Programa principal 6.3.2 Operación del control digital 6.3.3 Comunicación serial 6.3.4 Enlace a osciloscopio 6.3.5 Adquisición de señales 6.3.6 Despliegue gráfico 6.3.7 Tratamiento de señales 6.3.8 Manejo de archivos

, Sofime de la interfaz de usuario

!' 6.1 Estructura de la interfaz de usuario

El sistema de pkebas de DSEP mostrado en la Figura 1.1 se opera desde una computadora personal, por medio de una interfaz con el usuario que le permite definir y enviar las condiciones de prueba al sistema de control, así como la adquisición, visualización y tratamiento de las señales obtenidas con un osciloscopio digital. Los requerimientos generales de la interfaz de usuario son:

0 interfaz gráfica para ambiente WNÍdows manejo del puerto RS-232 de la PC para comunicación serial con el sistema de control digital funciones para especificación de diferentes secuencias de disparo de DSEP comunicación por un bus GPZE para la configuración del osciloscopio digital y la adquisición de señales despliegue gmfico de las señales adquiridas funciones de t rakiento de señales: compensación en tiempo y ofiet, cálculos de potencia y energía cálculo y despliegue de razones de cambio de las señales generación y recuperación de archivos de datos

Para cubrir estos requerimientos, se desarrolló un software de usuario cuyos

II

principales bloques funcionales se muestran en la Figura 6.1. I/

1

Operación del control digital -

-

Menú de funciones

I Ventanas de

diálogo - Comunicación

serial

I Enlace a oscilos copio

de señales

gráfico ~

de señales

archivos

Figura 6.1. Estructura de la interfaz de usuario

75

I1

Sistema de control digital para un banco de pruebas de dispositivos electrónicos de poiencia

A continuación se describen las funciones comprendidas dentro de cada uno de los componentes del software:

Menú de funciones. En el procedimiento principal de la interfaz se identifica la opción que el usuario haya seleccionado dentro de la barra de menú que muestra las funciones disponibles en el sistema, para desplegar a continuación la ventana de diálogo correspondiente.

Ventanas de diálogo. Con este término se designa a las ventanas donde el usuario puede introducir distintos parámetros para la operación del sistema de pruebas. Cada ventana de diálogo tiene asociado un procedimiento que gestiona la ejecución de las subrutinas involucradas en cada función del sistema.

Operación del control digital. Agnipa a todas las subrutinas necesarias para la interacción con el control digital, encargadas de recibir los parámetros que el usuario introduce en las ventanas de diálogo y traducirlos a la forma requerida por el control digital.

Comunicación serial. Esta etapa se encarga de la configuración del puerto serial de la PC al que se conecta el control digital, de la construcción y envío de los mensajes de comando de acuerdo con el protocolo de comunicaciones especificado, y de la recepción de las respuestas.

Enlace a osciloscopio. Para realizar las mediciones en la etapa de potencia, se escogieron los osciloscopios digitales Tektronix modelos TDS3054B y TDS784A. El enlace con estos instrumentos incluye el envío de comandos para la configuración de sus escalas y la transmisión hacia la PC de las señales muestreadas [24].

La comunicación entre la PC y el osciloscopio digital se hace a traves de un canal GPIB (General Purpose Inte~ace Bus), que es un bus estándar IEEE488 orientado a instrumentos de medición programables. Para agregar el puerto GPIB en la PC, se instaló en su bus ISA una tarjeta HP82341A de Hewlett Packard.

Adquisición de señales. En la PC se forman arreglos de datos (vectores) con los datos enviados por el osciloscopio digital, también se registran las escalas de amplitud de cada canal y la escala de tiempo al momento de la adquisición.

Despliegue gráfico. Se encarga de la reconstrucción gráfica de las señales adquiridas, calculadas o archivadas. Para facilitar la visualización de varias señales a la vez, se incluyen funciones de ajuste individual de las escalas de despliegue y de ubicación de los ejes de referencia para cada señal.

Tratamiento de señales. Comprende a las subrutinas de procesamiento matemático de los vectores de datos, ya sea para compensar los errores de medición o para facilitar el análisis del comportamiento de los DSEP mediante la estimación de razones de cambio, potencia instantánea y energía disipada.

76

Sofmare de la interfaz de iisuar¡O

Manejo de archivos. Etapa con las subrutinas para la creación de archivos de datos con los valores reales de magnitud y tiempo de cada señal adquirida, así como para la lectura de dichos archivos y la recuperación de vectores de datos para SU despliegue gráfico y/o tratamiento.


Dadas las funciones comprendidas en la interfaz de usuario, el ambiente de operación se denominó SCDATS por Sistema de Control Digital, Adquisición y Tratamiento de Señales. (Los archivos desarrollados para generar este programa son:

SCDATS.CPP. Código fuente escrito en lenguaje Borland C++ versión 4.5.

SCDATS.H. Listado con la definición de variables, constantes e identificadores utilizados en SCDATSCPP.

SCDATKRC. Archivo de recursos creado con Resource Workshop versión 4.5 (incluido en el ambiente de Borland C++). Contiene la definición del menú del programa, la es&ctura gáfica de las ventanas de diálogo y los íconos.

SCDATS.RH. Listado con los identificadores asociados a los recursos definidos en el archivo SCDATS.RC.

1

I1

SCDATS.DEF.iiArchivo que define la ubicación del código ejecutable y de los datos en la memoria de la PC.

SCDATSJDE. Archivo que liga a los archivos anteriores en un solo proyecto para compilar el código, depurarlo y generar el programa ejecutable.

11'

Para incluir en el programa las funciones de comunicación por GPIB, se requiere de los archivos de operación de la tarjeta HP82341A, desarrollados por Hewlett Packard y contenidos en el software de instalación de la tarjeta de comunicaciones:

S1CL.H. Archivo con deíiniciones para las librerías de funciones.

SICL16.LIB. Librería de funciones de control de la tarjeta HP8234ZA.

BCAPPl6.LIB. Librería de funciones para aplicaciones de 16 bits en Borland C.

1

Estos archivos también se deben ligar dentro de SCDATSIDE en el ambiente de programación de Borland C++. Como resultado final se obtiene el programa SCDATS.EXE que es ejecutable en computadoras con ambiente Windows en sus versiones 3.1 a 2000.

4

Sistema de conirol digital para un banco dc pruebas de dispositivos electrónicos de potencia

6.3 Lista de subrutinas

En las siguientes secciones se explica brevemente la función principal de las subrutinas que componen al programa SCDATS. CPP, agrupadas en correspondencia con las etapas descritas en la Sección 6.1.

6.3.1 Programa principal

Se encarga de la ventana principal de la interfaz de usuario y de identificar los mensajes que genera el sistema Windows cuando ocurren distintos eventos (apertura y cierre de ventanas, selección de funciones en el menú principal, accionamiento de botones en las ventanas de diálogo con el mouse, etc.) y de ejecutar las funciones requeridas en cada caso.

Los procedimientos que componen al progama principal son:

WinMain. Inicialización del programa, valor inicial para algunas variables globales y especificación de las Características de la ventana principal: estilo, titulo, dimensiones y barra de menú de funciones.

WndProc. Procedimiento de la ventana principal, identificación de las opciones seleccionadas en el menú de funciones y ejecución de las ventanas de diálogo.

Infoacerca. Ventana de diálogo con información general del sistema.

6.3.2 Operación del control digital

En esta categoria se encuentran las funciones de interacción con el usuario para la especificación de las secuencias de disparo, así como las subrutinas para el manejo de los elementos de hardware del control digital en el modo de prueba y en los modos de generación de las señales de control. Las subrutinas para operación del control digital son:

ModoPba. Ventana de diálogo para el modo de prueba del control digital.

Contrl-ConmDoble. Ventana de diálogo para el control de conmutación de dos interruptores de potencia.

SecuControl. Ventana de diálogo para la definición y ejecución de una secuencia genérica de control.

EnvPalsFIFO. Construcción de la trama para escribir una secuencia de bytes en la memoria FIFO de doble puerto.

Calc-tHex. Conversión de los tiempos definidos en las ventanas de diálogo al formato adecuado para su transmisión hacia el control digital, de acuerdo con lo especificado en el protocolo de comunicación.

78

I S o f i m e de la intcrfaz dc W J ~ ~ O

6.3.3 Comunicación'seriai

Esta etapa agnipa a 10s procedimientos para la transmisión y recepción de datos Por el puerto serial de la PC, construyendo los mensajes de comando e interpretando las respuestas del control digital de acuerdo a lo especificado en el capítulo 4.

Las subrutinas invoiucradas en la comunicación serial son: I/

IniCom. Iniciali~ación del puerto serial COMI ó COM2 a 9600 bps, 8 bits de datos, 1 bit de paro, sin bit de paridad. Asignación de 1024 bytes de RAM de la PC para los buffers de recepción y transmisión senal.

Retardo. Pausa entre el envío de comandos sucesivos hacia el control digital

Env-Comando!l Construcción de un mensaje de acuerdo al protocolo de

't

comunicación, envío del comando al control digital y espera de respuesta.

Env-Mensaje. Envío de una trama de bytes al control digital para prueba del canal de comunicaciones y espera de respuesta.

6.3.4 Enlace a osciloscopio 1 Estas subrutinas de comunicación con el osciloscopio comprenden el envío de

comandos para la configuración del instrumento: activación de canales, escalas de tiempo y amplitud, condiciones de disparo, modo de adquisición, etc.

Los procedimientos de enlace ai osciloscopio son: I!

TDSHorVert. Ventana de diálogo para la configuración de las escalas de tiempo y amplitud en el osciloscopio digital.

TDS-DispAdq. 'Ventana de diálogo para la configuración de los modos de disparo y adquisición en el osciloscopio digital,

Conf-TDSHor. Envío de comandos por el canal GPIB para la configuración de la base de tiempo del osciloscopio digital.

Conf-TDS-DA. Envío de comandos por el canal GPIB para la configuración del modo de disparo y de adquisición del osciloscopio digital.

Configcanal. Envío de comandos por el canal GPIB para la configuración de los canales de entrada del osciloscopio digital: escala de amplitud, acoplamiento, posición en la pantalla y ancho de banda.

11

11

I1

I1

'!

79

Sistema de contml digltal para un banco dc pruebas de dispositivos elcctnjnicos de poteticia

6.3.5 Adquisición de señales

En esta etapa se incluyen los procedimientos para la transmisión hacia la PC de las señales muestreadas por el osciloscopio digital y su almacenamiento en vectores de datos dentro de la memoria de la PC. Las subrutinas asociadas a la adquisición de señales son:

AdquiOndas. Ventana de diálogo para la adquisición de las señales muestreadas por el osciloscopio digital. Cada señal consta de 500 puntos.

AdquiPC. Envío del comando para la transmisión hacia la PC de las señales muestreadas por el osciloscopio digital.

Vector-Datos. Formación de los vectores de datos a partir de la información enviada por el osciloscopio digital. Cada vector contiene 500 datos.

Parametros. Registro de las escalas de amplitud y tiempo en el osciloscopio digital en el instante de la adquisición de señales.

CanAdqs. Conteo del número de señales úansmitidas por el osciloscopio digital

6.3.6 Despliegue gráfico

Comprende a las funciones para la presentación de las señales en la pantalla de la PC, las rutinas encargadas del despliegue gráfico son:

Nuevas-Refs. Ventana de diálogo para cambiar el eje de referencia (amplitud cero) de las señales mostradas en la pantalla de la PC.

Cambia-Amps. Ventana de diálogo para modificar las escalas de amplitud de las señales mostradas en pantalla.

Iniciar. Inicialización del modo gráfico, definición del origen y área de despliegue.

Retic. Creación de una reticula en pantalla con 10 divisiones horizontales y 8 verticales, con 50 pixeles por cada división.

Graficar. Despliegue gráfico de las señales adquiridas.

RengEsc. Escala de amplitud e identificación de color de una señal.

VerEscalas. Despliegue de las escalas de tiempo y amplitud asociadas a las señales

Escala-Vect. Cambio en la escala de amplitud de una señal graficada en pantalla.

MarcaCursor. Marca los puntos seleccionados para el cálculo de la razón de

graficadas en pantalla.

cambio.

80

I Sofiwure de la tnterfaz dc usuario

li 6.3.7 Tratamiento de,señales

Los procedimientos de esta etapa permiten compensar errores producidos por las puntas de prueba al momento de las mediciones, mediante el desplazamiento en amplitud O en tiempo de las señales adquiridas. También se incluyen funciones para la estimación de razones de cambio, cálchlo de potencia instantánea y energía disipada, información de utilidad en el análisis experimental de los DSEP.

Las subrutinas de &atamiento de señales son:

Calc-Pot-Ener. yentana de diálogo para la selección de las dos señales a utilizar

Compensacs. Ventana de diálogo para desplazar en el tiempo o en amplitud a las

en los cálculos de potencia y energía

señales adquiridas.

Calc-Pi. Cálculo de la potencia instantánea (multiplicación de dos señales).

Calc-IE. Cálculo de la energía disipada (integral de la potencia instantánea).

Pot-Ener. Identificación de los vectores de datos seleccionados para la ejecución de los cálculos de potencia y energía.

Dt-Vect. Desplakmiento en el tiempo de un vector de datos.

Offset-Vect. Desplazamiento en amplitud (adición de oflei) de un vector de datos.

I/

/I

I Ver-dydt. Cálculo y despliegue de la razón de cambio a partir de la selección de dos puntos de una señal adquirida..

!I

6.3.8 Manejo de archivos ‘I

incluye a las funciones para crear archivos con los datos de las señales adquiridas en la PC, así como la recuperación de las señales a partir de dichos archivos. De este modo, los datos de las mediciones realizadas con el osciloscopio digital no sólo se pueden reconstruir en el propio SCDATS, sino que pueden ser trasladados a otras herramientas de software para realizar análisis más completos. Las subrutinas asociadas son:

11

Abrir-Archivo. Ventana de diálogo para abrir de uno a cuatro archivos de datos y desplegar las señales en pantalla.

Grabar-Archivo. Ventana de diálogo para grabar en archivos de datos las señales desplegadas en pantalla.

Func-Abrir. Apertura de un archivo de datos y formación de un vector

Func-Grabar. Creación de un archivo de datos a partir de un vector

Sistema de control digital para un banco de prucbas de dispositivo^ electrónicos de potenc~a

No se definió una extensión específica para los archivos de datos, el formato de los mismos se ilustra con el ejemplo mostrado en la Figura 6.2.

2.000000e+00 0.000000e+00 -5.994913e+00 2.000000e-06 -5.914979e+00

-5.875012e+00 6. @OOO00e-06 -5.994913e+00 8.000000e-06 -5.954946e+00 l.OOOOOOe-O5 -5.875012e+00 1.200000e-05 ..:-5.795078e+00 1.4000OOe-05 -5.994913e+00 1.600000e-05 -5.795078e+00

Figura 6.2. Ejemplo de una sección de un archivo de datos

LOS datos están escritos en formato de texto ASCII. El valor en el primer renglón es la escala de tiempo del osciloscopio al momento de la adquisición de la señal, el segundo renglón contiene su escala de amplitud. En la columna de la izquierda se tienen los instantes de tiempo y en la columna de la derecha la magnitud real de los 500 puntos que corresponden a la señal muestreada. La longitud de los archivos creados en este formato es de 14 kE3ytes.

El formato de los archivos permite que puedan abrirse con sofhyare que interprete arreglos de valores en formato ASCII, como Excel, Matlab o PSpice, pero el usuario debe editar manualmente la información al inicio del archivo para que sea compatible con los encabezados particulares de cada sistema.

I'

!' CAPÍTULO 7

OPERACI~N DE LA INTERFAZ 1 DE USUARIO

7.1'1 Submenú "Principal" 7.1.1 Operación del control digital 7.1.2 Enlace a osciloscopio digital y

I/ adquisición de señales 7.1.3 Manejo de archivos

7.21 Submenú "Ver"

7.3' Submenú "Opciones" 11 7.3.1 Despliegue gráfico

7.3.2 Tratamiento de señales 7.3.3 Valores instantáneos

I/ 7.4, Submenú "Ayuda"

.I

Operaci6n de la mterfaz de uwo I

I/

7.1 Submenú "Principal"

describen las ventanas de diálogo desplegadas para la interacción con ei usuario. En este capítulo "se presentan las opciones del menú del programa SCDATS y se

En la Figura 7.111se muestran el submenú Principal que comprende las funciones relacionadas con la operación del sistema digital de control, con la adquisición de las mediciones que se realicen con el osciloscopio digital y con la creación y recuperación de archivos de datos. La eje'cución de estas funciones se describe en las siguientes secciones.

Figura 7.1. Submenú principal

I1 7.1.1 Operación del, control digital

El enlace entre la PC y el sistema de control digital se hace por defecto a través del puerto serial COMI. La función Puerto Serie permite especificar cuál de los canales seriales de la PC, COMl ó COMZ, se utilizará para la comunicación con el control digital. El puerto seleccionado dparece indicado por una marca como se muestra en la Figura 7.2.

Figura 7.2. Submenú para seleccibn de puerto de comunicación

85

Sistema de control digital paraun banco dc pruebas de dispositivos electrónicos de potcncia

La función Prueba de Control Digital permite verificar el enlace de comunicaciones y algunos de los elementos de hardware del sistema de control (Secciones 4.2. I , 5.3.4 y 5.3.5). AI seleccionar esta opción se despliega la ventana de diálogo mostrada en la Figura 7.3.

Figura 7.3. Ventana de diálogo para prueba de control digital

Las funciones de los campos y botones de control que aparecen en la ventana de diálogo son:

0 Comunicación Serial. En el renglón de edición el usuario introduce una cadena de caracteres. Al presionar el botón Enviar Datos, los bytes de la cadena se transmiten al control digital como datos dentro de un mensaje de comando.

La respuesta que el control digital envía a la PC se despliega en el recuadro infenor, mostrando el mensaje recibido desde el identificador hasta el código de comprobación. Si no hay errores de comunicación los datos en la respuesta deben ser los mismos introducidos por el usuario.

0 Memoria FIFO. En el renglón de edición el usuario introduce una cadena de caracteres. AI presionar el botón Escribir, los bytes de la cadena se transmiten al control digital dentro de un comando de escritura a memona FIFO y se almacenan secuencialmente en ésta.

86

Operación dc la interfaz de usuario 4

presionar el botón Leer, el control digital envía a la PC un byte extraído de la memona, que se'! muestra en formato ASCII y hexadecimal dentro del recuadro próximo al botón Leer. El dato leído también estará presente en las salidas del control digital. La operación de lectura se puede repetir hasta que se extraiga el último dato aímaienado en la memoria FIFO.

Conversión D/A. En el renglón de edición el usuario introduce un número entre -5 y 5 . Al presionarle1 botón Volts, se transmite ese valor hacia el control digital dentro de un comando be generación de voltaje en DAC. El voltaje especificado por el usuario estará presente en la salida analógica Vo del control digital. Ai presionar el'lbotón Onda de Prueba, se genera en Vo una forma de onda triangular entre 5: V y -5 V en 20 ms.

Muestre0 y Retención. En el renglón de edición el usuario introduce un número entero entre O 7, que representa a uno de los ocho elementos de muestreo y retención dentro'del control digital. Al presionar el botón Hab S&H, se transmite el valor hacia el cbntrol digital dentro de un comando de habilitación y el voltaje presente en ese momento a la salida del DAC será retenido por el elemento de muestreo seleccionado por el usuario. Para comprobar la ejecución correcta de este comando se deben realizar mediciones en el hardware del sistema de control digital.

Comparadores." En el renglón de edición el usuario introduce número entero entre O y 7, que repretenta a uno de los ocho comparadores analógicos dentro del control digital. Al presionar el botón Hab CMP, se transmite el valor al control digital dentro de un Jomando de habilitación y la salida del comparador analógico seleccionado por el usuario reflejará la condición de sus entradas. La operación de 10s comparadore$ se inhibe al presionar el botón Inhabilitar Todos.

Para comprobar la ejecución correcta de este comando se deben realizar mediciones en el hardware del sistema de control digital.

'1

II

li

I¡

1

d

RESET. Botón para reinicio por hardware del sistema de control digital.

CERRAR. Botón para salir del modo de prueba, el control digital queda en estado '11

inactivo al cerrar la ventana de diálogo.

Si después de enviar los comandos para la ejecucion de alguna de las funciones anteriores el sistema de'kontrol digital no regresa la respuesta de confirmación, se despliega el mensaje de error mosúado en la Figura 7.4 para alertar al usuario sobre alguna falla en el enlace con el control dibtal.

11

/I

il

Sistema de control digital para un banco dc prucbas de dispositivos electrónicos de potencia

Figura 7.4. Mensaje de error de enlace con el control digital

En la opción Secuencia de Control se incluyen las funciones para definir y transmitir al control digital las condiciones de disparo en una prueba de DSEP (Secciones 4.2.1 y 5.3.6), como se muestra en la Figura 7.5.

Figura 7.5. Submenú para deJiniciÓn de secuencias de control

La función Conmutación Doble se utiliza para definir los parámetros de una secuencia de disparo de dos DSEP como la mostrada en las Figuras 2.4,2.6 y 2.8, donde las señales de control de los interruptores QAwc y DUT corresponden a las salidas Ql y QO del control digital, respectivamente.

Al seleccionar esta función se despliega la ventana de diálogo mostrada en la Figura 7.6. La primera vez que se despliega esta ventana tendrá por defecto los valores mínimos posibles para cada parámeiro, los valores que el usuario introduzca posteriormente serán retenidos cada vez que se active la ventana de diálogo mientras no se finalice la ejecución del programa.

88

'I

Operación dc la interfaz de usuario

Figura 7.k. Ventana de diálogo de control de conmutación doble I[

Los parámetros a especificar en los campos que aparecen en la ventana de diálogo para el control de conmutación doble, se describen a continuación.

N Encendido Auxiliar. Tiempo de encendido del interruptor auxiliar (ti a t2 en las Figuras 2.4, 2.6 y 2.8). Los valores permitidos están entre 1.38 pis y 8.15 ms, introducidos en forma decimal o en notación cientifica.

Voltaje de Consigna. Si el botón Esperar Interrupción está seleccionado, el interruptor auxiliar permanecerá encendido hasta que el voltaje retroalimentado en la entrada In0 del control digital llegue al valor especificado en el renglón de edición. Los val&es permitidos están entre -5 V y 5 V. Si el valor de consigna no es alcanzado en un tiempo menor al definido en el c a m p de Encendido Auxiliar, el interruptor auxiliar será apagado al expirar este lapso para evitar daños' en el dispositivo.

I Tiempo de Preencendido. Tiempo de espera previo al encendido del interruptor bajo prueba (t2 4 t3 en las Figuras 2.4,2.6 y 2.8). Los valores permitidos están entre 1.62 psy8.15ms.

Tiempo de Encendido. Tiempo de encendido del intemptor bajo prueba (t3 a t4 en las Figuras 2.4,2.6 y 2.8). Los valores permitidos están entre 1.38 ps y 8.15 ms.

Tiempo entre Ciclos. Tiempo de espera con los interruptores apagados antes de reiniciar la secuencia de disparo de los DSEP cuando se seleccionan vanos ciclos de operación Los Galores permitidos están entre 2.5 ps y 8.1 5 ms.

1 1 . .

I1

Sistema de control digital para un banco dc prucbas de dispositivos clcctrónicos de poicncia

Modo Impulsional. Seleccionando este botón se configura al control digital para repetir la secuencia de disparo el número de ciclos que el usuario especifique en el cuadro de edición. Los valores permitidos están entre 1 y 128.

Modo Repetitivo. Seleccionando este botón se configura al control digital para repetir la misma secuencia de disparo de forma indefmida. La repetición de la secuencia de control se detiene al presionar el botón DETENER

ACEPTAR. Botón para trasmitir los comandos y datos hacia el control digital para iniciar la generación efectiva de las señales de control.

CERRAR. Botón para salir del modo de control de conmutación doble, el control digital queda en estado inactivo al cerrar la ventana de diálogo.

Si el control digital no responde con los mensajes de confirmación esperados, se desplegará la ventana de notificación de error de la Figura 7.4. En caso de que los valores introducidos por el usuario estén fuera de los rangos válidos, se mostrarán los mensaje que se presentan en las Figuras 7.7 y 7.8.

Figura 7.7. Mensaje de error por parametros fuera de rango

Figura 7.8. Mensaje de ayuda para control de conmutación doble

90

* II

II Operación de la interfaz de usuario

4 La función Defrnir Secuencia (Figura 7.5), permite al usuario especificar

libremente secuencias de disparo con hasta 1 O0 estados diferentes de encendido/apagado para ocho DSEP. AI seleccionar esta función se despliega la ventana de diálogo mostrada en la Figura 7.9.

i(

Figura 7.9. Ventana de dialogo para secuencia de conmutación genérica it

1 En la parte superior de la ventana de diálogo se tiene una tabla con los parámetros

de la secuencia de dispyo que especifique el usuario, formada por los siguientes elementos:

Estado. Númerp del estado de salida dentro de la secuencia de disparo, O es el estado inicial. A la izquierda de esta columna se tiene un arreglo de botones con los que el usuario puede seleccionar uno de los estados definidos con anterioridad para modificar sus p&ámetros.

Q7-QO. Combihación binaria que representa el estado de las ocho señales de control

1

que van hacia los DSEP, I representa encendido y U representa apagado. '1

Consigna. Valor de referencia que deberá alcanzar una de las señales analógicas retroalimentadik hacia el control digital para el cambio de estado de las salidas.

!I 91

Sistema de control digilal para un banco de pruebas de dispositivos electronicos de potencia

Can. Canal de entrada del sistema de control digital en el que se aplica la señal analógica de consigna.

Tiempo. Duración, en segundos, de cada estado dentro de la secuencia de disparo.

En la tabla de parámetros se muestran los datos sólo para cinco estados de la secuencia de disparo. Al presionar el botón Siguientes, se muestra la información del siguiente gnipo de cinco estados, el botón Previos muestra los estados anteriores.

La tabla de parámetros se llena progresivamente con la información que el usuario introduce con los elementos descritos a continuación:

Q7 a QO. Arreglo de botones para definir la condición individual de cada salida del control digital durante la fase indicada en el recuadro Estado de Salida. Los botones se activan o desactivan al presionarlos y representan el estado de encendido cuando aparecen marcados.

Temporización. Duración, en segundos, de un estado dentro de la secuencia de disparo.

Valor de consigna. Magnitud que deberá alcanzar una de las señales analógicas retroalimentadas hacia el control digital para el cambio de estado de las salidas.

Canal de Entrada. Canal en el que se aplica la señal analógica de consigna.

Incluir Estado. Botón para que los datos introducidos en los campos anteriores se registren en la tabla de parámetros de la secuencia de disparo.

Número de Ciclos. Campo de edición donde se especifica el número de repeticiones de la secuencia de disparo.

LIMPIAR. Botón para borrar el contenido completo de la tabla de parámetros.

ACEPTAR. Botón para trasmitir los comandos y datos hacia el control digital para iniciar la generación efectiva de las señales de control.

CERRAR. Botón para salir del modo de secuencia de control. El control digital queda en estado inactivo al cerrar la ventana de diálogo.

92

Operación de la interfaz de usuario

7.1.2 Enlace a osciloscopio digital y adquisición de señales

Con la función Seleccionar Osciloscopio se especifica el instrumento con el que se realizarán las mediciones en la etapa de potencia para su posterior transmisión a la PC. Los osciloscopios digitales con los que se puede entablar comunicación son los modelos TDS3054B y TDS784A de la marca TekhonUr, que se seleccionan de forma directa en el submenú que se presenta en la Figura 7.10.

Figura 7.1 O. Submenú para selección de osciloscopio digital

La opción Configurar Osciloscopio mostrada en el submenú de la Figura 7.11, contiene las funciones que permiten al usuario definir las condiciones operativas del osciloscopio para la medición y adquisición de las señales.

I

Figura 7.1 I. Submenú para conliguración de osciloscopio digital

93

Sistema de contml digiial para un banco de pruebas de dispositivos elccirónicos de potencia

En la Figura 7.12 se muestra la ventana de diálogo que se despliega al seleccionar la función Horizontaüvertical, que permite al usuario definir los valores para las escalas de tiempo y amplitud del osciloscopio digital.

Figura 7.12. Ventana de diálogo para configuración de osciloscopio digital

Los elementos de esta ventana de diálogo son:

Dirección del Osciloscopio en el bus GPIB. Valor numérico asignado como dirección del osciloscopio digital en el canal de comunicaciones GPZB. Este parámetro está programado en el instrumento de medición y se debe utilizar su propio panel de control para conocer su dirección o modificarla.

CH1 a CH4. Botones para seleccionar los canales del osciloscopio que se desea habilitar ylo configurar. Los canales que no estén seleccionados no suñirán modificaciones en su estado actual.

Escala en TDS. Valor en Voltsldivisión para las escalas de amplitud de cada canal del osciloscopio digital, en forma decimal o con notación científica. En caso de que el valor introducido no coincida con alguna de las escalas disponibles, el osciloscopio se ajusta a la escala más cercana.

94

+9uz,t -e yr


Factor por Equipo de Aislamiento. Factor de amplificación o atenuación cuando la punta de prueba utilizada lo requiera. Además del factor se pueden introducir las unidades que correspondan a cada canal (V, A, "C, etc.), de modo que esta información se presente correctamente al desplegar las señales en la PC.

Acoplamiento. Botones DC y AC para seleccionar el tipo de acoplamiento de entrada para cada canal del osciloscopio.

Posición. Ubicación del origen de cada una de las señales con respecto al eje horizontal en el centro de la pantalla del osciloscopio. Los valores permitidos van de 4 a 4 divisiones en formato entero o decimal.

Base de Tiempo. Valor en segundosídivisión para la escalas de tiempo del osciloscopio digital, en forma decimal o con notación científica. En caso de que el valor introducido no coincida con alguna de las escalas disponibles, el osciloscopio se ajusta a la escala más cercana.

ACEPTAR. Botón para transmitir los comandos de configuración hacia el osciloscopio digital.

Al seleccionar la función DisparoiModo de Adquisición en el submenú de la Figura 7.1 1, se activa la ventana de diálogo que permite al usuario definir las condiciones de disparo para iniciar el muestre0 de las señales en el osciloscopio digital y el modo de adquisición de las mismas.

La ventana de diálogo se presenta en la Figura 7.13. Una vez que el usuario ha especificado la dirección GPZB del osciloscopio digital, puede configurar los siguientes parámetros:

Fuente del disparo. Canales 1 a 4, señal externa o línea AC de 60 Hertz

Acoplamiento. Tipo AC , DC, con rechazo al ruido de baja o alta frecuencia

Nivel. Especificado en Volts, formato decimal o con notación científica

Flanco. Ascendente o descendente Modo. Disparo automático o normal

Modo de Adquisición. Muestre0 instantáneo, alta resolución o promediado

95

Sistema de control digital para un banco dc pruebas de dispositivos cicctrónicos de potcncia

Figura 7.13. Ventana de diálogo para conjguración de osciloscopio digital

Si la PC no recibe una respuesta de confirmación por parte del osciloscopio digital, porque alguno de los dos equipos no est6 conectado al bus GPZB o por error en la dirección especificada, se avisa al usuario con el mensaje mostrado en la Figura 7.14.

Figura 7.14. Mensaje de error de comunicación con el osciloscopio digital

96

y ,+*$'ci*'íi Yi- ~. 4-


En el submenú de la Figura 7.11 se encuentra la función Adquisición de Señales, que permite hacer la transferencia hacia la PC de las señales muestreadas por el osciloscopio digital.

AI seleccionar esta función se despliega la ventana de diálogo de la Figura 7.15.

.. . . . .

Figura 7.15. Ventana de diálogo para adquisición de señales

Los elementos que el usuario debe especificar son:

Dirección del Osciloscopio. Valor asignado al osciloscopio digital como su dirección en el canal de comunicaciones GPZB.

Canal 1 a Canal 4. Señales a transferir hacia la PC (se puede seleccionar más de un canal). Las señales se almacenan dentro de vectores individuales con 500 datos cada uno, que se p f i can en la pantalla de la PC en una reticula similar a la de un osciloscopio.

Punto Inicial de Registro. fndice del primer dato en el grupo de 500 muestras que se transmitirá hacia la PC, en el caso de que el osciloscopio digital haya almacenado más de 500 puntos.

91

~~ ~ ~~

Sistema de control digital para un banco de prucbas de dispositivos electrónicos de potcncia

7.1.3 Manejo de archivos

En la Figura 7.16 se presenta el submenú con las funciones para la creación y recuperación de archivos de datos con el formato descrito en la Sección 6.3.8.

Figura 7.16.Submenú de manejo de archivos

Con la función Abrir se activa la ventana mostrada en la Figura 7.17, en ésta el usuario puede especificar la ubicación y nombre desde uno a cuatro archivos para la recuperación de sus datos, con éstos se formaran vectores que se pueden desplegar y manipular en el software como si fueran señales proveniente del osciloscopio.

Figura 7.17. Ventana de diálogo de apertura de archivos

98

mí,, ’ I .-e.:: . ,


Al seleccionar la función Grabar se despliega la ventana mostrada en la Figura 7.18, donde el usuario puede especificar la ubicación y nombre de 1 a 6 archivos que se crearán con los datos almacenados en la PC.

Figura 7.18. Ventana de diálogo de escritura de archivos

Los datos que se escribirán en los archivos pueden corresponder a señales transferidas desde el osciloscopio, o a señales generadas por el sofnyare a partir de los datos originales, como se describirá en la Sección 7.3.2. Cada archivo creado tiene una longitud de 14 kBytes.

Si alguno de los archivos que el usuario especifica para su apertura no existe en la ubicación indicada, o si no es posible crear un archivo de datos, se mostrarán mensajes de error para indicar la imposibilidad de ejecutar la acción solicitada.

7.2 Submenú ‘‘Ver”

Las funciones dentro del submenú Ver, mostrado en la Figura 7.19, están asociadas a la visualización gráfica de las señales adquiridas por la PC. Seleccionando directamente las opciones del submenú, se pueden mostrar u ocultar cualquiera de las curvas que representan a las señales transferidas desde el osciloscopio digital, la potencia y energía calculadas, las escalas de amplitud y tiempo, o borrar todo.

Los nombres de las señales que no hayan sido adquiridas o calculadas se mostrarán en letras grises para indicar que no están disponibles.

99

Sistema de control digital para un banco dc pruebas de dispositivos clectrónicos de potencia

Figura 7.19. Submenú de visualización de señales

En la Figura 7.20 se muestra un ejemplo del despliegue gráfico de señales. En la parte superior derecha aparecen las escalas de tiempo y amplitud correspondientes.

1

Figura 7.20. Despliegue grá$co de señales adquiridas

1 O0

Operación de la interfaz dc usuario

7.3 Submenú “Opciones”

En la Figura 7.21 se muestra el submenú Opciones, que contiene las funciones para modificar la presentación &fica de las señales y los valores en sus vectores de datos.

Figura 7.21. Submenu de opciones de despliegue y tratamiento de señales

Dado que las funciones en esta categoría se aplican sobre señales adquiridas, si no se tiene al menos una señal, todas las opciones aparecerán en texto gris para indicar que están inhabilitadas.

7.3.1 Despliegue gráfico

La función Cambiar Escalas de Amplitud permite al usuario modificar individualmente las escalas de amplitud de despliegue de las señales para mejorar su visualización en la PC. Al seleccionar esta función se despliega la ventana de diálogo mostrada en la Figura 7.22.

Figura 7.22. Ventana de diálogo para cambio de escalas de amplitud

101

Sistema de conhol digital uara un banco de pruebas de dispositivos elcctrónicos de potencia

Por defecto la ventana de diálogo presenta las escalas de amplitud al momento de la adquisición (los valores mostrados en la Figura 7.22 corresponden a las señales de la Figura 7.20). El usuario puede introducir la escala deseada y agregar las unidades correspondientes a la naturaleza de cada señal para que esta información también se despliegue con las escalas de amplitud.

La función Cambiar Ejes de Referencia permite que el usuario modifique individualmente la posición del eje horizontal de referencia de cada señal con respecto al centro de la pantalla. Al seleccionar esta función, se despliega la ventana de diálogo mostrada en la Figura 7.23.

Figura 7.23. Ventana de diálogo para cambio de los ejes de referencia

Por defecto la ventana de diálogo muestra las posiciones originales de las señales al momento de la adquisición (los valores en la Figura 7.23 corresponden a las señales de la Figura 7.20).

7.3.2 Tratamiento de señales

Dentro del submenú de la Figura 7.21 se tienen funciones para modificar los datos en los vectores que representan a cada señal.

La función Compensar Señales permite al usuario incluir un ofset positivo o negativo en la magnitud de cada una de las señales y10 desplazar sus valores sobre el eje horizontal del tiempo, con la intención de compensar los errores de amplitud y retardos introducidos por las puntas de medición. Al seleccionar esta función de compensación se despliega la ventana de diálogo mostrada en la Figura 7.24.

102

.% r- t I


Figura 7.24. Ventana de diálogo para compensación de señales

El usuario puede introducir los valores de compensación necesarios en forma decimal o con notación científica.

La función Cálculos de Potencia y Energía se utiliza para seleccionar dos señales (voltaje y comente) cuyo producto representa la potencia instantánea durante una prueba, que a su vez se integra para estimar la energía involucrada en el proceso. Si no se han adquirido al menos dos señales, esta función aparece inhabilitada dentro del submenú de la Figura 7.2 1.

En la Figura 7.25 se presenta la ventana de diálogo asociada a esta función.

Figura 7.25. Ventana de diálogo para selección de señales para los calculos depotencia y energía

103

~ ~~ ~~ ~~ ~~ ~ ~~~~ ~~~

Sistema de contml digital nam un banco de pruebas dc dispositivos electrónicos de potencia

7.3.3 Valores instantáneos

En el submenú de la Figura 7.21 se muestra la función Valores Instantáneos y las cuatro opciones que contiene. Sólo se puede seleccionar una de las señales para el cálculo de sus valores instantáneos, que se desplegarán en el recuadro de la parte inferior derecha de las gráficas, como se muestra en la Figura 7.20.

Cuando el usuario ha seleccionado una señal, aparecen sobre ella dos marcadores con forma de cruz (Figura 7.20) y el usUano puede desplazar los marcadores utilizando el mouse: al presionar el botón derecho dentro de la región de despliegue de las señales, se relaciona la posición del apuntador del mouse con un instante de tiempo en la gráfica y se mueve automáticamente uno de los marcadores al punto de la señal que corresponda a ese mismo instante. El tiempo y amplitud de la señal en ese punto se muestran en la parte superior del recuadro de los valores instantáneos.

La misma operación con el botón izquierdo del mouse mueve el otro marcador. El tiempo y amplitud de la señal en ese punto aparecen en la parte media del recuadro de los valores instantáneos.

La razón de cambio (diferencia de amplitudes/diferencia en tiempo) entre los dos puntos seleccionados se muestra en la parte inferior del recuadro.

7.4. Submenú “Ayuda” En la Figura 7.26 se muestran las opciones del submenú Ayuda, que proporcionan

información complementaria sobre el sistema de control digital y la interfaz de usuario: el archivo donde se describe la operación del sistema (Figura 7.27) y la ventana de presentación de SCDATS (Figura 7.28).

Figura 7.26. Submenú Ayuda

104

-


. . . . . . . .

Figura 7.2 7. Mensaje de guía de usuario

Figura 7.28. Ventana de información del sistema

105

Sistema de control digital para un banco dc pmcbas de dispositivos elcctrónicos de potcncia

106

CAPÍTULO

RESULTADOS EXPERIMENTALES

8.1 Ambiente de pruebas

8.2 Prueba en conmutación dura

8.3 Control de un inversor puente completo

8.4 Prueba de control en lazo cerrado

Resultados expcnmentales

En este capítulo se presentan algunas de las pruebas realizadas con el sistema de control digital desarrollado, así como la aplicación del software de adquisición y tratamiento de señales que lo complementa.

Las pruebas que se describen son:

Control en lazo abierto de un circuito de prueba para conmutación dura. Control de un inversor monofásico en puente completo. Control en lazo cerrado.

8.1 Ambiente de pruebas

La Figura 8.1 es una forma de operar el sistema general presentado en la Figura 1 .l, donde se muestran los principales elementos del arreglo de pruebas para el control en lazo abierto de los circuitos de potencia que se describen en las secciones 8.2 y 8.3.

La interfaz de usuario para la operación del sistema se instaló en una computadora personal con procesador Intel 386 y sistema operativo Windows 3.1, equipada con una tarjeta Hewlett Packard HP82341 para la comunicación de datos por bus GPIB. Al puerto serial de la PC se conectó el sistema de control digital. Las mediciones sobre la etapa de potencia se realizaron con el osciloscopio digital Tektronix modelo TDS3054B.

B U S GPIB

Tektronix TDS3054B

Figura 8.1. Arreglo de pruebas del sistema de control digital, adquisición y tratamiento de señales

109

Sistema de control digital para un banco dc prucbas de dispositivos elcctrónicos de potencia

8.2 Prueba en conmutación dura

Para reproducir las condiciones de conmutación dura en un DSEP se utilizó el circuito de potencia mostrado en la Figura 8.2.

QAUXJ

Q1 QO

Acoplamiento por fibra Óptica

Figura 8.2. Circuito de prueba para conmutaciótz dura

Se utilizaron circuitos impulsores que generan voltajes de salida de i 15 V para obtener el encendido y apagado correcto de los interruptores de potencia. Los impulsores se accionaron mediante pulsos de luz visible acoplados por fibra óptica desde las salidas QI y QO del sistema de control digital (Sección 3.3). En esta prueba se utilizaron los IGBTs IRGPH3OF y CMIOODU-24F como DUT y QAux respectivamente.

Para la ejecución de la prueba se utilizó la función Conmutación Doble descrita en la Sección 7.1.1, que es específica para la generación de secuencias de disparo como la mostrada en la Figura 2.4.

En la Figura 8.3 se muestra la ventana de diálogo con los parámetros que se especificaron para la prueba en conmutación dura.

110

Resultados experirncntalcs

Figura 8.3. Parámetros para prueba en conmutación dura

Las mediciones realizadas con el osciloscopio digital se transfirieron a la PC utilizando la función Adquisición de Señales descrita en la Sección 7.1.2.

Las señales muestreadas por el osciloscopio se reconstruyeron en la PC como se presenta en las Figuras 8.4 a 8.9, en las que se observan distintas zonas de la conmutación en diferentes escalas de tiempo.

En las Figuras 8.7 y 8.9 se muestran las curvas de potencia y energía disipadas calculadas a partir de los datos transferidos por el osciloscopio (Sección 7.3.2), información útil para la estimación del esfuerzo al que se ve sometido el dispositivo bajo prueba o en el diseño de disipadores de calor.

Los resultados obtenidos muestran que el control de las conmutaciones se apega a los parámetros especificados en la ventana de diálogo de la Figura 8.3, presentándose los transitorios por conmutación dura descritos en la Sección 2.2.

111

Sistema de conirol digital paraun banco de pruebas de dispositivos elecl~hicos de potencia

Figura 8.4. En orden descendente: señales de compuerta y voltaje colector-emisor de QAux y del DUT, corriente en la bobina de carga

Figura 8.5. Señal de compuerta, voltaje y corriente en el DUT

112

Resultados expcrimentalcs

Figura 8.6. Flanco de encendido: señal de compuerta, voltaje y com'ente en el DUT

Figura 8.7. Flanco de encendido: voltaje, corriente, potencia y energía disipada en el DUT

113

Sistema de contml digital para un banco de pruebas dc dispositivos electrónicos de potencia

Figura 8.8. Flanco de apagado: Voltaje colector-emisor y com'ente en el DUT

Figura 8.9. Voltaje, corriente, potencia y eners'a disipada en el DUT

114

Resultados experimcntales

8.3 Control de conmutaciones en un inversor monofásico

Un caso de prueba más complejo es el control de las conmutaciones en los cuatro interruptores que forman un inversor monofásico de puente completo, como el que se muestra en su forma general en la Figura 8.10.

Figura 8.1 O. Circuito inversor monofásico puente completo

Por simplicidad no se muestran en la figura los impulsores que son necesarios para activar correctamente cada interruptor (IGBTs CMIOODU-12H en esta prueba). La nomenclatura utilizada para los interruptores corresponde con las salidas QO a Q3 del sistema de control digital.

Para generar en la carga RL una comente alterna, los interruptores deben activarse s e g h la secuencia mostrada en la Figura 8.11, donde se indican las formas de onda de salida y los interruptores de potencia activos en cada una de las cinco fases que forman un período de funcionamiento.

Figura 8.11. Señales de control y voltaje de salida en un inversor monofhico puente completo

115


En apariencia, las señales para QO y QI son mutuamente complementarias. Sin embargo, después de apagar QO se debe esperar un tiempo antes de encender Ql , de otro modo ocumna un cortocircuito en la fuente de alimentación dados los tiempos finitos de conmutación de los intemptores que provocaría que ambos dispositivos estuvieran en conducción al mismo tiempo.

Estas consideraciones son idénticas para Q2 y Q3, de modo que la secuencia real de conmutación comprende nueve estados diferentes en cada periodo de operación, como se muestra en la Figura 8.12.

Q1

Q'.

QS . .

W , Q ~ Q O . ~ : . . :Q~ .Q$ j 0 1 . ~ 2 : I t I < bg0.q~ 6 , , , I ,

I * / I , I r l

Qa 43 QI Q? Figura 8.12. Señales de control en un inversor monofasico puente completo

Analizando las señales en la Figura 8.12 se obtienen las características de la secuencia completa de disparo a generar con el sistema de control digital, información que se resume en la Tabla 8.1. Los tiempos de activación corresponden a una señal de salida de 60 Hz, para el tiempo de espera entre el encendido de interruptores se escogió 2ps.

Tabla 8.1. Resumen de estados para control del inversor monofásico

I Estado 1 IGBTs encendidos I Tiempo de activación 4 2 - QO 1.388 ms

116

-. - Resultados experimentales

Para enviar los parámetros de prueba hacia el sistema de control digital se utilizó la función Definir Secuencia descrita en la Sección 7.1.1. En la Figura 8.13 se presenta la ventana de diálogo con los parámetros de los estados O a 4 de la Tabla 8.1. En la Figura 8.14 se muestra el detalle de la tabla con los estados restantes de la secuencia de disparo.

Figura 8.13. Definición de la secuencia de control del inversor monofbsico

Figura 8.14. Detalle de la secciónfinal de la tabla de estados de control

117

Sistema de coniral digital para un banco de pruebas de dispositivos electrónicos de potcncia

En la Figura 8.15 se muestran las señales generadas en las salidas QO a Q3. Se observa que cumplen con los requerimientos especificados en la Figura 8.12 para el control de los elementos del inversor. En la Figura 8.16 se presenta en detalle uno de los intervalos de espera entre el apagado y el encendido de los dispositivos QO y Qi del inversor.

Figura 8.15. Señales generadas por el sistema de control digital para las conmutaciones en el inversor monofasico

Figura 8.16. Detalle del tiempo de espera enire las conmutaciones de dos dispositivos en una misma rama del inversor

118

Resultados experimentales

En la Figura 8.17 se presentan las formas de onda de las mediciones realizadas en la etapa de potencia del inversor: los voltajes en los extremos de la resistencia de carga y la comente resultante en la misma.

Figura 8.17. Voltajes en los extremos de la carga conectada al inversor: unión QO-Ql, unión Q2-Q3 y corriente en la carga

Los resultados son consistentes con lo mostrado en la Figura 8.1 1. Esta prueba se realizó repitiendo la secuencia de control desde 5 hasta 60 ciclos de operación, sin que se observara desviación en el comportamiento del sistema.

Aunque la prueba descrita en esta sección no se relacione directamente con un circuito orientado a la caracterización de dispositivos de potencia, sirve para ilustrar la flexibilidad del control digital y su facilidad de adaptación a otras aplicaciones.

119

Sistema de control digital para un banco de pruebas dc dispositivos elecirhicos de potencia

8.2 Prueba de control en lazo cerrado

Para verificar la ejecución de las secuencias de disparo en respuesta a señales analógicas retroalimentadas hacia el control digital, se empleó el circuito de la Figura 8.18.

Figura 8.18. Circuito de prueba para control en lazo cerrado

L a salida Ql del sistema de control digital se utilizó para cargar un condensador cuyo voltaje se realimentó a través de un amplificador de ganancia unitaria.

La carga gradual del condensador permitió emular de forma aproximada el efecto de la carga de un inductor de forma previa al encendido del OUT, como se hace en varios de los circuitos de prueba descritos en el Capítulo 2.

Para la ejecución de la prueba se utilizó la función Conmutación Doble (Secciones 7.1.1 y 8.2) con los siguientes parámetros de operación:

Encendido auxiliar: 8ps Voltaje de consigna: 2 V Tiempo de preencendido: 2ps Tiempo de encendido: 2ps Ciclos en modo impulsional: 1

En la Figura 8.19 se presentan las formas de onda obtenidas cuado no se habilita el botón Esperar Interrupción (Figura 8.3), es decir, cuando el control se realiza en lazo abierto. Las señales que se muestran son la salida QO del control digital, la salida Ql y el voltaje en el condensador.

Pan realizar la prueba efectivamente en lazo cerrado (como se planteó en el esquema general de pruebas de la Figura 1.1) se activó la función Esperar Interrupción, obteniéndose las señales mostradas en la Figura 8.20.

120

Resultados expcrimenialcs

-

Figura 8.19. Control en lazo abierto, QO, Ql y voltaje del condensador

Figura 8.20. Control en lazo cerrado, QO, Ql y voltaje del condensador

Se observa que la señal Q1 permanece activa menos de 2ps a pesar de que no se cambiaron los parámetros de temporización, cambiando de estado cuando el voltaje del condensador llega a 2 V como se especificó. El tiempo entre los pulsos de encendido y el tiempo de activación de QO no se modificaron con respecto al apagado de Q1.

121

Sistema de contml digital para un banco dc pruebas de dispositivos elcctrhicos de potencia

El monitoreo de las señales analógicas en el control digital permite la generación de pulsos de encendido menores a 1.38ps, intervalo mínimo que se obtiene mediante el conteo de tiempo por software en el control digital.

Cuando se especifica 1 V como Voltuje de Consigna se obtienen los resultados que se muestran en la Figura 8.21 (nótese el cambio de escala con respecto a las Figuras 8.19 y 8.20). En estas condiciones el tiempo de activación de Ql fue cercano a 800 ns en respuesta a la carga del condensador.

En este capítulo se describió la aplicación del sistema de control digital desde un caso simple de prueba que involucró el control de dos DSEP en una secuencia predeterminada, hasta condiciones de operación con más componentes y fases de conmutación en una secuencia defmida al momento de las pruebas, lo que ilustra la flexibilidad del sistema para adaptarse a modos de operación diversos.

Los resultados obtenidos muestran la funcionalidad del sistema de control digital y su utilidad en la generación de distintas secuencias de disparo para DSEP, así como la aplicación del software de adquisición y tratamiento de señales.

122

CAPÍTULO 9

CONCLUSIONES

9.1 Sistema de control digital

9.2 Interfaz de usuario, adquisición y tratamiento de señales

9.3 Trabajos futuros

Conclusiones

En este trabajo se desarrolló un sistema digital de control orientado a un banco de pruebas para DSEP, configurable desde una computadora personal y complementado con un sistema de adquisición y tratamiento de señales. Con la integración de estos elementos se forma una herramienta de apoyo para el modelado y caracterización de DSEP, que también puede emplearse para evaluar el desempeño de dispositivos y esquemas de conmutación como parte del diseño de circuitos electrónicos de potencia.

A partir del análisis de circuitos tipicos para la prueba y Caracterización de DSEP se identificaron los requerimientos funcionales del sistema, que sirvieron como base para la especificación, diseño e implementación de un prototipo electrónico del sistema de control digital, así como del software necesario para su operación. A continuación se resumen las principales características de los distintos elementos desarrollados.

9.1 Sistema de control digital

Las especificaciones funcionales del sistema de control digital implementado son:

Comunicación con una computadora personal a través de un canal serial RS-232 a 9600 baudios

Ocho líneas digitales de salida con niveles TTL (cuatro con acondicionamiento para fibra óptica)

Ocho entradas para monitoreo de señales analógicas en el rango de f 5 volts con una resolución de 2.44 mV

Generación de secuencias de disparo por conteo de tiempo o por monitoreo de señales analógicas retroalimentadas

Ancho de pulso de las señales de control desde 1.38 ps hasta 8.19 ms, con una resolución de 375 ns

Operación en modo impulsional hasta 128 ciclos o en modo repetitivo continuo

Generación de hasta 512 combinaciones de salida dentro un mismo ciclo de prueba en modo impulsional

Se desarrollaron algoritmos en el lenguaje ensamblador del microcontrolador PIC1 7C44 para ejecutar las siguientes funciones en el control digital:

Comunicación serial RS-232 a 9600 baudios para la recepción de comandos y datos de acuerdo a un protocolo propio

Operación del hardware del control digital: memoria FIFO, conversión analógicoídigital, elementos de muestre0 y retención y comparadores analógicos

125

Sistema de conhoi digital para un banco de pruebas de dispositivos electrónicos de potencia

Control de la salida de las señales de control por conteo de tiempo o por interrupción de los comparadores analógicos

Modo de prueba de hardware

Modo de control de conmutación de dos interruptores

Modo genérico de control

Como aportaciones relevantes del control digital se tienen:

Capacidad para generar distintas secuencias de disparo con tiempos del orden de microsegundos hasta milisegundos, en modo impulsional o repetitivo.

Facilidad para definir parámetros de prueba y modificarlos sin tener que elaborar o ajustar circuitos de control específicos.

Flexibilidad para adaptarse a una amplia variedad de condiciones de prueba. En el modo de operación genérico se pueden especificar secuencias de disparo arbitrarias hasta para ocho dispositivos de potencia.

independencia de las características eléctricas específicas de los DSEP en el banco de pruebas, asumiendo un acondicionamiento adecuado de las salidas digitales y de las entradas analógicas.

Operación robusta al tener un microcontrolador dedicado al secuenciamiento de las señales de control, minimizando la posibilidad de fallas de operación por alteraciones en el orden o en la duración de las secuencias de disparo que pudieran tener efectos graves en los circuitos de potencia.

Las restricciones más importantes del sistema de control digital son:

Cuando se realiza el conteo de tiempo por software en el control digital, la duración minima posible para una señal de disparo es de 1 . 3 8 ~ s . Para tener señales más breves se debe utilizar una variable analógica como consigna que limite la duración de las señales de disparo. Al enviar la información de la secuencia de disparo al control digital, se establece un orden fijo para los estados de encendido/apagado, una vez que la generación de las señales de control se ha iniciado no se puede modificar la secuencia de las señales.

126

.c . . Conclusiones

9.2 Interfaz de usuario, adquisición y tratamiento de señales

Las características del software de operación del sistema son:

interfaz gráfica de usuario para ambiente Windows

Comunicación con el control digital por el puerto Rzi-232 de la PC a 9600 baudios

Función de prueba de control digital

Funciones para definición de secuencias de control

Control de la tarjeta de HewZett Packard HP82341A para la comunicación por un bus GPIB

Funciones de configuración y adquisición de datos con los osciloscopios digitales TDS784A y TDS3054B de Tektronix

Despliegue gráfico de las señales adquiridas y de las escalas de valores

Tratamiento de señales: compensación en tiempo y offset, cálculos de potencia y energía

Cálculo y despliegue de las razones de cambio en puntos definidos por el usuario

Generación y recuperación de archivos de datos que pueden ser utilizados por otras herramientas de software

8,

Como aportaciones relevantes del software de operación se tienen:

Facilidad para definir las condiciones de prueba por medio de una interfaz gráfica

Disminución del tiempo requerido para obtener los datos para la caracterización de DSEP, gracias a la capacidad de adquisición y tratamiento de las mediciones realizadas con un osciloscopio digital

Las funciones de adquisición y tratamiento de señales son independientes de las funciones del control digital.

Complementa al sistema de control digital como herramienta para el análisis del comportamiento de DSEP

Las principales restricciones en la operación de la interfaz de usuario son:

La adquisición de datos en la PC implica que se tenga instalada una tarjeta de comunicaciones HP82341A para la comunicación por el bus GPIB

Las funciones para manejo de archivos requieren que el usuario introduzca la ubicación y nombre completo de los archivos de datos, las ventanas de diálogo

127

Sistema de coniral digital para un banco de pruebas de dispositivos elcctronicos de potencia

carecen de facilidades para el usuario como la exploración de subdirectorios o la búsqueda por tipo de archivo.

Para que los archivos de datos creados por el sistema sean compatibles con otras herramientas de software, el usuario debe editar manualmente los encabezados de los archivos, operación que no es compleja pero que impide la compatibilidad directa.

9.3 Trabajos futuros

Para mejorar el sistema de control digital, adquisición y tratamiento de señales, se pueden hacer ampliaciones en los siguientes aspectos:

Incorporar funciones que permitan modificar (en tiempo de ejecución) el orden de las señales dentro de una secuencia de control.

Agregar más modos de conmutación específicos en el sofiwure del control digital y en el menú de opciones de la interfaz de usuario.

Mejorar la interfaz de usuario, particularmente para la presentación de las señales en ventanas independientes y en la capacidad de manejo de archivos.

Generar archivos directamente compatibles con Matlab y PSpice a elección del usuario.

Agregar funciones de comunicación con más instrumentos de medición, generadores de funciones o fuentes de alimentación que tengan un puerto GPZB.

Desarrollar un módulo de conversión al formato GPIB que se conecte al puerto paralelo o serial de cualquier PC, de modo que el sistema de adquisición de señales sea más portátil.

128

Referencias

[ l] A. Claudio, M. Cotorogea, "Caracterización y Modelado de Dispositivos Semiconductores de Potencia", ler Seminario de Electrónica del CENIDET, Memoria Técnica. Cuernavaca Morelos, México, 1998. pp 27 a 34.

A. Camera, C. Crovetio et al, "Electrical and Thermal Characterization of High Power Press-Packed IGBT", Power Semiconductors Italian Corporation, www.poseico.com.

H. Giessibl, "Power Testing, Static and Dynamic Parameter in One Handling", Europe Official Proceedings of the 26th International Power Conversion Conference, junio 1993.

G. Cauffet, "Optimisation D'une Chaine de Mesures Electriques pour L'electronique de Puissance", tesis doctoral, École Supérieure d'ingénieurs de Marseille, 1992.

Ebraim Farjah, "Contribution Aux Characterisations electrique et Thennique des Transistors de Puissance a Grille Isolee", tesis doctoral, LEG, octubre 1994.

A. Claudio S , "Étude Comportementale des IGBT Dans le Divers Modes de Commutation", tesis doctoral, École Supérieure d'ingénieurs de Marseille, noviembre

[2]

[3]

[4]

[5]

[6]

1995. ',

[7] D. iafore, A. Claudio, E. Clavier, "How to Evaluate IGBT Characteristics in Operating Conditions" Europe Official Proceedings of the 26th International Power Conversion Conference, junio 1993.

H. Güldner, N. Schmidt, "Unconventional Determination of Parameters for Magnetic Components in Power Electronics", Power Conversion Proceedings, junio 1994.

J. Aguayo, "Análisis Comparativo de Transistores IGBT tipo PT y NPT en Diferentes Modos de Conmutación", tesis de maestna, Centro Nacional de Investigación y Desarrollo Tecnológico. Cuemavaca, Morelos, México, abril 2000.

[lo] M. A. Rodríguez, "Desarrollo e Implementación de un Procedimiento de Extracción de Parámetros de un Modelo Físico del IGBT", tesis de rnaestia, Centro Nacional de Investigación y Desarrollo Tecnológico. Cuemavaca, Morelos, México, junio 2001.

[ 1 11 J. Macedonio, "Análisis del Super Junction MOSFET Enfocado al Diseño de Fuentes de Alimentación Altamente Eficientes", tesis de maestría, Centro Nacional de Investigación y Desarrollo Tecnológico. Cuernavaca, Morelos, México, julio 2002.

[I21 I. Alcalá, "Desarrollo e Implementación de un Banco de Pruebas para Caracterizar Dispositivos de Alta Potencia", tesis de maestia, Centro Nacional de investigación y Desarrollo Tecnológico. Cuemavaca, Morelos, México, 2003.

[8]

[9]

129 :I

http://www.poseico.com

Sistema de contml digital para un banco de pruebas de dispositivos electrhicos de potencia

[ 131 CREA Semiconductor Test Equipment, "MT System Product Description", www.crea-test.com

[ 141 CREA Semiconductor Test Equipment, "DTS 2012T Semiconductor Test System Product Description", www.crea-test.com

[ 151 Lorlin Test Systems, "7BT Discrete Semiconductor Testers", www.lorlin.com

[ 161 Lorlin Test Systems, "Double Impact Discrete Semiconductor Testers", www.lor1in.com

[I71 J. Aguayo, A. Claudio, M. Cotorogea, "Análisis Comparativo de Transistores IGBT tipo PT y NPT en Conmutación Dura", CIECE 1999, Guanajuato, México.

[18] J. Aguayo, A. Claudio, M. Cotorogea, "Análisis Comparativo de Transistores IGBT tipo PT y NPT en Cortocircuito", CIE 1999, México, D.F.

[19] P. Nájera, "Rectificador conmutado con corrección del factor de potencia y conmutación suave cero tipo cuasirresonante a comente cero", tesis de maestría, Centro Nacional de Investigación y Desarrollo Tecnológico. Cuemavaca, Morelos, México, 1997.

[20] D. Lafore, A. Claudio, J.P. Keradec, "Testing Power Components Soft and Hard Switching", ESREF 93.

[21] Dallas Semiconductor, "Fundamentals of RS-232 Serial Communications", nota de aplicación 83.

[22] J. Goldie, "Summary of Well Known interface Standards" nota de aplicación 216 de National Semiconductor. Enero 1996.

[23] W. Tomasi, "Electronic Communication Systems" 4a edición,. Ed. Prentice Hall, 2001. pp 535 ss.

[24] Tektronix Inc., "TDS Family Digitizing Oscilloscopes. Programmer Manual".

130

http://www.crea-test.com

http://www.crea-test.com

http://www.lorlin.com

http://www.lor1in.com

Apéndice 1

Diagramas eléctricos del control digital y hojas técnicas de componentes

*6V

u1 1 PlCI7C44&v

OAT01

DATO3

OAT06 OAT07 e

74ACT72211

,

Sistema de control digital para un banco de pruebas de dispositivos clech’ónicos de potencia

Figura A1.2. Conexión de las etapas de conversión digital/ analógica, muesireo y retención y comparación analógica

134

C P ,

/I Hojas tfcnicas

PIC1 7c4x High-Pedarmmrc &Bit CMOS EPROIWlROM Miemcontroller

135


SN74ACT72211L. SN74ACl72221L. SN74ACT72231L, SN74ACT722-41 L 512 x 9.1024 x 9.2048 x 9. AND 4096 x 9

SYNCURÓNOUS FIRST-IN: FIRST-OÚT MEMORIES

O Read and Write Clocks Can Be

O Organization: B B a S z b g

aJ PACKAGE Asynchronous or Coincident (TOP VIEW)

- SN74ACT72211L - 512 x 9 - SN74ACT7!L?ZlL - 1024 x 9 - SN74ACT72231 L - 2048 x 9 - SN74ACT72241 L - 4098 x 9 O Wrlte and Read Cycle iimes of 15 ns O BIt-Wdih Expandable O Empty and Full Flags O Programmable Almost-Empty and

I Almosl-Full Flags With Default Oífsets of Empty+7 and Full-7, Respeclively

0 TTL-Compatible inputa O Fully Compatible With the

O Available in 32-Pin Plastic J-Leaded IOT72211172221/72231172241

Chip Carrier (RJ)

description i h e SN74ACT72211L. SN74ACT72221L, SN74ACT72231L; and SN74ACi72241L are tollShuCted with CMQSdual-pmlSRAMand areananged as 512; h024.2048, and40969-bit words. respecliveiy. lniernal write and read address counters provide data ihraighput on a firs:-in, ñrst-out (FIFO) basis. FUI! and empty flags preven1 memhy overnow and u n d e M , and two programmable flags (aimoci ail and almost empty) are provided.

The SN74ACT72217L. SN74ACT72221L. SN74ACT72231L, and SN74ACT72241t are synchronousftFOs. which means the data inpul port and data wtput poneach employ synchronouscontml. Write-enable (WENl, W E N m signals allow the low-lo-high trsnsilion of the wtlle clod< (WCLK) Io store dala in memoryt and read-enable 1M.m) signals allow the low-&high transition of the read clock (RCLK) to read daia from memory. WCLKand RCLKare iRdepeadenloioneanOlher and can operaieasynohronousiyor be Skd together for single-clock operation. The empty-fiag (EF) output is synohmnked to RCLKand the full-flag (F) outJut is synchronked to WCLK’lo indicate absoluteboundary conditions. Write operaiionsare pmhibitedwhen FF is I w z d read operations are prohibited when EF is low. Two programmable flagc. programmable slmosl empty (PAE) and proxammable almmtfuli (PAi),n both be pmgrammed to indicate any measure ni memory fill. Afler reset, PAE defaults to empty+7 and PAF defaulis to full-7. Flagdfsei programming control is similar to a memory write with the w e oí the laad (WEN21LD) signal.

These devices are suited for providing a data channel between two buses operating at asynchronous or synchronous rates. Applialjoni include use as rate buífers for graphii systems and high-speed queues for communication systems. A 9-bitwide data path is provided for the irammission of byle daia plus a parity bit or packet-framing informalton.

operation from 0°C lo 7PC. The SN74ACT72211L. SN74ACT72221L. SM4ACT72231L, and SN74ACT72241L are chafacterized for

Please be ware (h5I m impartad w i c e oanoetniix 5milabilily, mcdara wnfranty. and “$8 in ~ r i % l ~pp:ica:bn$ o1 i r r a s in~t<umem semiwnuwtor P~OUYCIG m d mmaaners :herno s p e a m n the erd o! inis data sheet. A

136

.I - L

'I Hojas técnicas

Y ANALOG I=I DEVICES Microprocessor-Compatible

12-Bit D/A Converter

FEATURES Complsis 12-811 DIA FunctIon I/

On.Chlp Output Ampliiiar High Stabillly Buried Zenor A ~ ~ W I I I C E

Fast 40 ns WAte Puhe 0.3" Süinny MP and PLCC Packages Single Chip Conttnictlon MonoMnlcitq Guarantnad OWW Temporatwe Soitllng limo: 3 pn max to 112 LSB Gunrantoad for Opwaüon wlth f12 V M t 1 5 V Supplies TTL/S V CMOS CompasMo Loglc Inputs MIL-Slü-883 Compllani Vww>ns Aviilabln

!I

~


Octal Sample-and-Hold with Multiplexed Input

FEATURES lnlmnnl Hold Capacltors

FUNCTIONAL BLOCK DL4GRAM

Low Droop Rato TWCMUS Comprtible Logic Inpuis Slngle or Dual Supply Opcratlon Break-Bolws-Make Channel A d d r d n g Compatlbla With COW51 Pinout LOW cost

APPLICATIONS M ~ l t l p l ~ Path nmlng itsskaw for ATE Memorq Programmenr Ma88 FlawlProcass Control Systems Multknannel Dala Acqulsitlon Systems RoboUca and Control Systoma Medi.xl and Analytical Instrumoniation Event Analysis Sags ugming Control

GENERAL DESCRlPnON The SMFO8 io; a monuiitliic ocre1 ssmpl&and-hoid; ir has eight ini-l hutier mpiiGer& input muliipiexm, nod inland huid ispaciron, li is miinuiicntreJ iri un s&nncui oxide ¡minted ChlüS rirchnolo&y IO ubtsin high ncwacf, iw pN*p cate: aud f3s1 ucqiiisition h e . The S j W 8 úur n ipical buni'?. e m f of only 0.01% snd nut scmarriy uyuite ~t IO-bii inpul sipnul IO k ii2 Ut) in less &an 7 miumrcondn. The SMP08's ourpur miq includes rhr nr~nuvr <juppiy in both ply opcrarioo. The Sh4PS was specrfically deigned far systems that usc B calibration cycle EO 3djw.t B multiple of system paramew?. Thc low cos1 and %h l ed ofittreprion makc the SAW08 ideui for calibruuon rcq"irtmrnis ihsi h~ve pmioudy cequircd an ASIC. or h+h a s 1 multiple U/A m n w t m .

'PIIIuctR( by US. %mu Sa. *:73Y+61i

and dud sup- ?he SMi'O8 ir iilw ideally wired Tor u aside wrie'?. oí.smpIe- ad-hold applications including amplifier o f k t or VG4 gain sdiuruncnts. One or m r c ShWOSs cnn be used with single or muliÍple UACs u> pmvidr multiple ser points uliuin P systm.

lXc SM1'08 o N m Qniócnoi cost and aire reduction mer dip. cwtr drzigns. It is available inn IIj-pio pi5stiuc UIPI or surhce- mount SOIC pachge..

138

.i/ Hojas Iécnicas

"I! ii

Sistema de control digital para un banco de pruebas de dispositivos eleclr6nicos de potencia

140

I Apéndice 2

I/

Código fuente, del sistema de control digital


142

Código fuente dcl sistema dc control digital

11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ; SCDATS.ASM SISTEMA DE CONTROL DIGITAL

; MANEJO BASIC0 DEL DAC, S&H y FIFO. ; CONTROL DE CONMUTACIÓN DOBLE. ; SECUENCIA GENÉRICA DE CONMUTACIÓN. ; ; ; CADENASDECOMANDOS:

ATENCIÓN A INTERRUPCIÓN DE COMPARADORES EN RAO. RECEPCIÓN DE COMANDOS VfA SERIAL, 9600 bauds @32 MHz

IDENTIFICADOR/COMANDO/OOH/CHKSUM I D E N T L F I C A D O R / C O ~ ~ ~ D A T / D A T O ~ H / D A T O ~ ~ ... /CHKSUM

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

I/ PROCESSOR 17C44

INCLUDE <P17014.INC> INCLUDE

- CONFIG -XT-OSC & -WDT-OFF & M C M O D E

ORG O GOTO INICIO

; VECTOR DE INTERRUPCIONES:

<SCDATS.INC> ;!

I1

ORG 0008h ; Interrnpción extema en RAO. GOTO RUT-INTO 11

ORG OOlOh Atención a intemoción. BCF TOSTA,TOCS inhabilitación del h m e h . RETFIE

I/ ORG 0020h ; Intendpiones de periféncos. GOTO RUT-INTPER

I( ORG 0030h

DATA 0x7355 ; Respuesta de confirmación. RESP-OK

>-- PROGRAMAPRiNCIPAL ---;

INICIO MOVLR 1 ; Banco de RAM 1

CALL INI-PUERTOS ; Inicia los puertos EIS. CALL INI-SERIE ; iriiciaiiza el puerto serie

BCF ALUSTA,FSl ; FSRO se incrementa después de BSF ALUSTA,FSO ; cada acceso.

./ BCF ALUSTA,FS3 ; FSRl se incrementa después de BSF ALUSTA,FS2 ; cada acceso.

ii 143


LAZOO MOVLW LOW RESP-OK ; Carga el apuntador al mensaje MOVWF TBLPTRL MOVLW HIGH RESP-OK MOVWF TBLPTRH

MOVLW 2 MOVWF LONG CALL IN-XMT ; Transmite 2 bytes de mensaje inicial

CALL PREP-RECEP ; Prepara la recepción. LAZO1

MOVLB

LAZO2 TSTFSZ GOTO

DECOD-COM

MOVLW CPFSEQ GOTO CALL GOTO

SIGCOMO MOVLW CPFSEQ GOTO CALL GOTO

SIC-COMI MOVLW CPFSEQ GOTO CALL GOTO

SIC-corn MOVLW CPFSEQ GOTO CALL GOTO

SIC-COM3 MOVLW CPFSEQ GOTO CALL GOTO

O

RECEP LAZO2

; Espera basta recibir un comando

; Decodificación del comando recibido.

ECO c o w SIC-COMO TXM-RESP LAZO 1

V DAC

SIG-COM1 VSAL-DAC LAZOO

; Salida de voltaje en DAC CÓMND

ONDA-T COMND SIG-COM2 PBA-DAC LAZOO

HAF-SH COMND SIG-COM3 SEL-SH LAZOO

H A F C M COMND SIG-COM4 SEL-CMP LAZOO

; Onda triangular de salida.

; Habilitación de S&H.

; Habilitación de comparadores analógicos.

144

11 Código fuente del sistema de control digital

SIGCOM4 MOVLW CPFSEQ GOTO CALL GOTO

SIC-COM5 MOVLW CPFSEQ GOTO CALL CALL GOTO

SIC-COM6 MOVLW CPFSEQ GOTO GOTO

SIC-COM7 MOVLW CPFSEQ GOTO

'1 E FIFO C6MND SIG-COM5 ESC MF 11

; Escnhira de una trama a FIFO.

M i l 0

L-FIFO 11 ; Lectura de un byte de FIFO. COMND SIG-COM6 LECMF 4 TXM-RESP LAZO 1

; Regresa el valor leído de FIFO.

; Conmutación doble. 'I

CMDBt COMND - SIG-COM7 COM-DB '!

ChWBx COMND '1

; Conmuiación doble con interrupción.

~~~~

COM-DB MOVLW OxOA MOVWF IDENT MOVLW COMND M O W RXPTR CALL TXM-RESP ; CALL RuDOBt GOTO LAZOl

I!

Responde con el número de datos recibidos.

; Secuencia genérica de conmutación. SIC-COM8 I1

MOVLW SECUG CPFSEQ COMND

MOVLW 0x73 MOVWF IDENT MOVLW COMND MOVWF RXPTR 1 CALL TXM-RESP CALL RuSECU

GOTO S I G - C o q

I1 SIC-COMF GOTO LAZOl ; Regreso.

I)


SUBRUTNAS

ESTADO INICIAL DE LOS PUERTOS DE ENTRADA/ SALIDA:

NI-PUERTOS

BSF

MOVLW OxOFF MOVWF CLRF DDRB ; Puerto B como salida.

MOVLB 1 ; Selección del banco 1.

TOSTA,iNTEDG; Selección de flanco ascendente para intempci6n en RAO.

PORTB ; Todos los comparadores bloqueados.

; Puertos C, D, y E como salidas digitales. CLRF PORTC ; Puerto C: Datos O a 7. CLRF PORTD ; Puerto D: Datos 8 a 11 y control de FIFO en O.

BSF PORTD,OE-FIFO ; Inhibir las salidas de la FIFO.

MOVLW 0x03 MOVWF

CLRF DDRD NOP NOP CLRF DDRE NOP NOP CLRF DDRC

BSF NOP NOP NOP BCF

BCF PORTD,RC-FIFO ; Control de lecturdescntura de FIFO en O. BCF PORTD,WC-FIFO

PORTE ; Puerto E: Selectores de DAC, S&H en 1, latch de comparadores en O.

; Se activa primero el puerto de control de FIFO,

; para evitar colisi6n con los datos.

PORTE,COMPS ; Pulso de captura en el latch de comparadores.

PORTE,COMPS ; inhibe el latch de comparadores.

RETURN

.

CONFIGURACIÓN DEL PUERTO SERIAL.

iN-SERIE

MOVLB O ; Selección del banco O. MOVLW VEL COM ; 9600 baudios @32 MHz. MOVWF SPBRG

MOVLW Ox90 ; Pines para USART.

146

Código fucnte dcl sistcma de conuol digital

MOVWF RCSTA

CLRF TXSTA, F ; inicia el estatus de transmisión

MOVLB 1 ; Selección del banco 1 CLRF PIR, F ; Limpia las banderas de interrupción CLRF PIE, F ; y sus bits de habilitación.

RETURN i;

I PREPARA LA RECEPCIÓN DE DATOS POR EL CANAL S E W .

PREP-RECEP

MOVLB 1

CLRF PIR, F ; Limpia las banderas de interrupción CLRF PIE, F ; y sus bits de habilitación. BSF PIE,RCIE ; Activa la interrupción por recepción.

MOVLW VECTOR ; Apunta al inicio del buffer de recepción MOVWF RXF'TR CLRF INTSTA, F ; Limpia las interrupciones BSF INTSTA,PEIE ; y habilita las de perifkricos.

MOVLB O BSF RECEP,l

MOVLW 0x04 I/ ADDLW VECTOR MOVWF LONG ; Espera 4 bytes como irama minima.

BCF CPUSTA,GLiNTD

RETURN

; Seleccion del banco de registros 1.

11

ii

I___-___-------------

I/ INI-XMT ; inicia la transmisión.

MOVLB O ; Selección del banco de registros O.

BSF TXSTA,TXEN ; Habilita la transmisión i

LAZO-XMT TABLRD I,I,WREG ; Carga el registro TLRD 1,TXREG ; Carga el byte alto

BUF-VAC BTFSS TXSTA,TRMT ; ¿TXBUF vacío? GOT0 BUF-VAC DECF LONG,F ; Decrementa el contador.

TLRD 0,TXREG ; Carga el byte bajo 11

I! 147


BUFVAC BTFSS TXSTA,TRMT ; ¿TXBUF vacío? GOTO BUFVAC

DECFSZ LONG

GOTO LAZO-XMT

RETURN

---__ TRANSMISIÓN SERIAL DE UNA TRAMA DE RESPUESTA.

m - R E S P

BSF CPUSTA,GLINTD ; Inbibe las interrupciones durante la respuesta.

MOVLB O

MOVLW VECTOR ; Apunta al inicio del buffer de recepci6n M O W FSRO

BCF ALUSTA,FSI BSF ALUSTqFSO ; Incremento después de cada acceso

MOVFPRXPTR,WREG ; Apuntador al fm del mensaje recibido. INCF WREG,O

TX-BYTE MOVFP iNDF0,TXREG ; Carga el byte a transmitir.

REGVAC BTFSS TXSTA,TRMT ; ¿TXüUF vacío? GOTO REGVAC

CPFSEQ FSRO GOTO TX-BYTE

RETURN

SELECCIÓN DE VOLTAJE EN EL CONVERTIDOR DIGITAWANALÓGICO

VSAL DAC - MOVLB 1 BSF PORTD,OE FIFO ; Inhibir las salidas de la FIFO. - NOP BCF PORTD,RSFIFO ; FIFO en estado de Reset.

CLRF DDRC ; Puerto C como salida.

MOVLW OxOF ANDWF DATO-H,F ; Enmascara el nibble más significativo. BSF DATO-H,OE-FIFO ; Sigue inhabilitando las salidas de la FIFO.

148

'I Código fucnte dcl sistema de control digital

MOVFP DATO-L,PORTC ; Escribe los datos al bus MOVFP DATO-H,PORTD

NOP BCF PORTE,CS-DAC ; CS de DAC eo nivel bajo. NOP BSF PORTE,CS-DAC ¡/ ; CS en alto, DAC inhibido.

RETURN

ONDA DE PRUEBA DE CONVERTIDOR DIGITAL/ANALÓGICO

PONER OE DE FIFO SIEMPRE EN 1 , CONTEO DE 8800 - 8FFF - 8000 - 8800 1

PBA-DAC MOVLB 1 BSF PORTD,OE-FIFO ; Inhibir las salidas de la FIFO. NOP BCF PORTD,RS-FIFO '1 ; FIFO en estado de Reset.

CLRF DDRC : Puerto C como salida

CLRF DATO-L il MOVLW Ox88 M O W DATOH

V-ASC 11 CALL VSAL-DAC

INCFSZ DATO-L,F GOTO V-ASC I INCF DATOH,F MOVLW Ox8F CPFSGT DATO-H GOTO V-ASC

MOVLW OxFE M O W DATO-l.

MOVWF DATO-H MOVLW 0x8F I/

V-DSC CALL VSAL-DAC DECFSZ DATOL,F GOTO V-DSC DECF DATO-H,F MOVLW 0x80 CPFSEQ DATOH GOTO V-DSC

; Ascenso inicial: 8800h a 8FFFb.

; Incrementa el LSB.

; Incrementa el MSB,

; si no ha rebasado 8Fl1, regresa.

:Fase de descenso: 8FFEh a 8000h.

;Demementa el LSB.

; Decrmenta el MSB hasta llegar a 80h.

Sistema de control digital paraun banco de pruebas de dispositivos elcctrónicos de potcncia

V-ASF ; Ascenso final: 8000h a 8800h. CALL VSAL-DAC

INCFSZ DATO-L ; Incrementa el LSB. GOTO V-ASF

INCF DATO-H,F ; Incrementa el MSB. MOVLW ox88 CPFSEQ DATO-H ; Si no ha llegado a 88h, regresa. GOTO V-ASF

CALL VSAL-DAC ; Salida final en O volts.

RETURN

SELECCIÓN DE UN ELEMENTO DE MUESTRE0 Y RETENCIÓN.

SEL-SH MOVLB 1 BSF PORTD,OE-FIFO ; Inhibir las salidas de la FIFO. NOP BCF PORTD,RS-FIFO ; FIFO en estado de Reset.

CLRF DDRC ; Puerto C como salida.

MOVLW 0x07 ANDWF DATO-i,F ; Enmascara para dejar sólo 3 bits.

MOVFP NOP

BCF

MOVLW 0x16 ; Tiempo de adquisición de 7 us, .

DATO-i,PORTC; Escribe los datos al bus.

PORTE,INH-SH; I" en nivel bajo.

ESP-SH DECFSZ WREG GOTO ESP-SH

BSF

RETURN

PORTE,lN€-SH; I" en alto, S&H inhibido.

SELECCIÓN DE COMPARADORES ANALÓGICOS:

SEL-CMP MOVLB O MOVFP DATO-i,PORTB; Habilita los comparadores. NOP

MOVLB I BSF PORTE,COMPS ; Activa el latch?

150

Código fuente del sistema dc control digital

11 MOVLW 0x16

DECFSZ WREG GOTO ESP-CM

BCF PORTE,COMPS ; Inhibe el latch?

RETURN

ESP-CM

¡I

11 ~

ESCRITURA DE UNA TRAMA DE BYTES A MEMORIA FIFO

ESC-MF 4

I1

BSF CPUSTA,GLINTD ; Inhibe las intenupciones durante la escritura.

MOVLB I BCF PORTD,m-FIFO NOP NOP NOP BSF PORTD,OE-FIFO ; Inhibir las salidas de la FIFO. NOP BSF PORTD,m-FIFO I) CLRF DDRC ; Puerto C como salida.

MOVLW DATO-i M O W FSRO

BCF ALUSTA,FSl BSF ALUSTA,FSO ; Incremento después de cada acceso.

MOVFP RXF'TKWREG ; Apuntador al fin del mensaje recibido DECF WREG,O

; Saca a la FIFO del estado de Reset.

; Apunta al primer byte de datos.

!I

E-DATO 11 MOVFP INDF0,PORTC ; Escribe el byte al bus de datos.

BSF PORTD,WC-FIFO ; Flanco ascendente en WCLK. NOP BCF PORTD,WC-FIFO 1 CPFSEQ FSRO GOTO E-DATO MOVLB O

RETURN

'1 LECTURA DE UN BYTE DE MEMORIA FIFO

LEC-MF MOVLB 1

Sistema de control digital para un banco de pruebas de dispositivos elcctrónicos de potencia

MOVLW OxFF MOVWF DDRC ; Puerto C como entrada. NOP NOP

BCF PORTD,OEFlFO ; Activa las salidas de la FIFO. NOP NOP BSF PORTD,RCFIFO ; Flanco ascendente en RCLK. NOP NOP BCF PORTD,RC-FIFO

MOVLW oxo4 ; Tiempo de establecimiento de FIFO:

COTO T-EST

MOWF

T-EST DECFSZ WREG,O ; 1.511s

PORTC,COMND ; Lee el dato de la FIFO y lo col( :I buffer.

MOVLW OxOA MOVWF IDENT MOVLW COMND ; Transmite hasta el campo de comando MOVWF RXPTR

RETURN

--- SUBRUTINA DE CONTROL DE CONMUTACIÓN DOBLE,

; IDENTIFlCADOWCOMANDO¡N-DAT/nEDOS/nCICS/DA r0-W. ../CHKSUM

RuDOBt BSF CPUSTA,GLNTD ; Inhabilitación general de interrupciones.

MOVLB 1


BCF PORTD,OE-FIFO ; Activa las salidas de la FIFO.

CLRF TMROL CLRF TMROH ; Timer O inicializado en OO.

BCF INTSTA,TOCKIF ; Limpieza de las banderas de interrupciones. BCF NTSTA,TOIF BCF INTSTAJNTF

BSF íNTSTA,TOIE ; Habilitación de interrupción ; por sobreflujo de TimerO.

152

Código fucnte dcl sistema de control digital I¡

MOVLW CMDBx ; ¿Comutación doble con intempción? CPFSEQ COMND GOT0 SIG-CIC

MOVLB O '1 ; Banco O de registros. BCF PORTB,O ; Habilita el comparador O. NOP

MOVLB 1 ; Banco 1 de repisiros. BSF

NOP BCF NOP

BSF INTSTAJNTE ; habilita la interrupción externa en RAO.

PORTE,COMPS ; Espera y habilita el latch a la salida de los comparadores, NOP 'i

PORTE,COMPS ; Bloquea el latch.

11

SIG-CIC BCF CPUSTA,GLINTD ; Habilitación general de interrupciones BCF ALUSTA,Z ; Bandera de Cero en X!=O.

CALL CiDBt ; Control de conmutación doble. I1

SALR BSF CPUSTA,GLINTD ' ; Inhabilitación general de intmpciones.

BCF INTSTA,TOIE ; Inhabilitación de interrupción ; por sobreflujo de Timed.

't BCF INTSTAJNTE ; Inhabilitación de interrupciones externas. BCF CPUSTA,GLINTD ; Habilitación general de interrupciones.

MOVLB 1 BSF PORTD,OE-FIFO ; Inactiva las salidas de la FIFO.

RETURN

CICLOS DE SALIDA DE SENALES DE CONTROL:

CiDBt MOVLW TPROC ; carga el Apuntador a Procesos M O W FSRl ; en el incio de la tabla.

;Tabla de Procesos en RAM, de la localidad 30h a 34h.

MOVLW FASE1 MOVWF INDFl I/ MOVLW R-INTX MOVWF WDFl

Sistema de control digital para un banco de pruebas de dispositivos elcctrónicos de potencia

MOVLW FASE2 MOVWF INDFl

MOVLW FASE3 MOVWF iNDF 1

MOVLW FASE4 MOVWF INDFl

IniCi MOVLW TEMPi ; Se carga el apuntador a temporizaciones MOVWF FSRO ; en el inicio de la tabla.

MOVLW TPROC ; Se carga el Apuntador a Procesos MOVWF FSRl ; en el incio de la tabla.

;--Estado inicial interruptor auxiliar encendido, DUT apagado.

FASE0 BSF PORTD,RC-FIFO ; Flanco ascendente en RCLK. BSF PORTD,WC-FIFO ; Flanco ascendente en WCLK para autoescntura. BCF PORTD,RC-FIFO BCF PORTD,WC-FIFO

MOVPF

BTFSC ALUSTA,Z GOTO LTEMPO

; Regreso de RCLK y WCLK al estado inactivo.

; Carga el tiempo de encendido auxiliar y espera. INDF0,WREG

PAUSO DECFSZ WREG GOT0 PAUSO

MOVFPíNDF1,PCL

;---- Cambio de estado: interruptor auxiliar y DUT apagados.

FASE1 BSF PORTD,RC-FIFO BSF PORTD,WC-FIFO BCF PORTD,RCFIFO BCF PORTD,WC-FIFO

MOVFP INDFl,WREC

R-íNTX BCF INTSTA,iNTE

MOVPF INDF0,WREC

BTFSC AJSJSTA,Z GOTO LTEMF'O

PAUSl DECFSZ WREG COTO PAUSl MOVFPINDFI .PCL

; Incremento de FSRl para apuntar a FASE2

; Inhibe la interrupción externa en RAO.

; Carga el tiempo de preencendido y espera.

154

11

Código fuente del sistema de control digital

,

FASE2

Cambio de estado: interruptor auxiliar apagado, DUT encendido.

BSF PORTD,RC FIFO

BCF POKTD,RC-FIFO BCF PORTD,WC-FIFO

MOVPF

BTFSC ALUSTAZ GOTO LTEMPO

BSF PORTD,W<FIFO

I i N D F 0 , T G ; Carga el tiempo de encendido del DUT y espera

PAUS2 DECFSZ WREG GOTO PAUS2

MOVFP 'I

INDFI,PCL , i

1 1 . . ;---- Cambio de estado: interruptor auxiliar y DUT apagados.

FASE3 I

BSF PORTD,RC-FIFO BSF PORTD,WC-FIFO BCF PORTD,RC-FIFO BCF PORTDoWCFiFO

MOVPF INDF0,WREG ; Carga el tiempo entre ciclos.

BTFSC ALUSTA,Z GOTO LTEMPO

PAUS3 DECFSZ WREG GOTO PAUS3

MOVFPíNDF1,PCL

MOVLW ox00 CPFSEQ nCICS ; Verifica los ciclos pendientes

DECFSZ nCiCS GOTO inici I

I

FASE4

RSETF ; Si 'terminó el ciclo de prueba MOVLB 1 BSF PORTD,OE-FIFO ; inbibe las salidas de la FIFO, NOP BCF PORTD,RSFIFO ; FIFO en estado de Reset.

R E m

,

LTEMPO

Submtinas de Conteo Largo. ----C.---------.- 1

MOVPF INDF0,TMROL ; Para salir de siguientes estados

155

Sistema de control digital paraun banco de pruebas de dispositivos electrónicos de potcncia

MOVPF INDF0,TMROH

BSF TOSTA,TOCS ; Habilitación de Timed

ESPO BTFSC TOSTA,TOCS GOTO ESPO

MOVFPlNDF1,PCL ; Regreso a la siguiente fase de la conmutación doble.

SUBRUTINA DE SECUENCIA GENÉRICA DE CONTROL.

RuSECU BSF CPUSTA,GLINTD ; Inhabilitación general de interrupciones.

MOVLB 1


BCF PORTD,OE-FIFO ; Activa las salidas de la FIFO.

CLRF TMROL CLRF TMROH ; Timer O inicialido en OO.

BCF iNTSTA,TOIF ; Limpieza de las banderas de interrupciones. BCF INTSTA,iNTF

BSF INTSTA,TOlE ; Habilitación de interrupción ; por sobreflujo de Timed.

MOVLW SECGx ; LComutación genérica con interrupción? CPFSEQ COMND GOTO SIG-CCL

MOVLB O ; Banco O de registros. BCF PORTB,O ; Habilita el compamdor O. NOP

MOVLB 1 ; Banco 1 de registros. BSF NOP NOP BCF NOP

BSF INTSTA,INTE ; Habilita la interrupción externa en RAO.

PORTE,COMPS ; Espera y habilita el latch a la salida de los comparadores.

PORTE,COMPS ; Bloquea el latch.

SIGCCL BCF CPUSTA,GLlNTD ; Habilitación general de interrupciones.

MOVLW TEMPi ; Respalda el apuntador a temponzaciones.

156

Código fuente del sistema de control digital !I

MOVWF AF-TMP

MOVLW TPROC ; Respalda el apuntador a procesos. MOVWF AF-PRO MOVWF FSRl ; Se carga el Apuntador a Procesos

; en el incio de la tabla. I]

MOVLW MOVWF AP NiNT MOVWF IN6F 1

M0VL.W

MOVWF INDFI

CMBEDO; ; Se guarda la posición de retorno de conteo largo.

DECRZ '1 ; Se guarda la posición de retomo de interrupción. MOVWF A€-RINT

CISAL MOVFP nEDOS,WREG ; Respalda el número de estados. MOVWF nEDOx

MOVFP AF-TMP,FSRO ; Se carga el apuntador a temporizaciones

; en el contador auxiliar. I/

; en el incio de la tabla. I

BCF ALUSTA,Z ; Bandera de Cero en !=O.

; Estado inicial. BSF PORTD,RCFIFO ; Flanco ascendente en RCLK. BSF BCF PORTD,RC-FIFO BCF PORTD,WC-FIFO

PORTD,WC-FIFO 11 ; Flanco ascendente en WCLK para autoescritura.

CICLO 'I MOVFP AF-PR0,FSRl ; Se carga el Apuntador a Procesos

; en el incio de la tabla. MOVPF INDF0,WREG

BTFSC AL.USTA,i! GOTO LTEMPO

I/

DECRl I1 DECFSZ WñEG,F GOTO DECRI

MOVFP iNDFI,PCL

CMB-ED0 BSF PORTD,RC-FIFO ; Cambio de estado BSF PORTD,WCFIFO II BCF PORTD,RC-FIFO BCF PORTD,WC-FIFO

DECR2 ; Verifica los estados pendientes del ciclo actual. DECFSZ nEDOx,F GOTO CICLO

157


DECFSZ nCICS,F ; Verifica los ciclos pendientes. GOTO CISAL

RSTTR MOVLB 1 BSF PORTD,OE-FIFO ; Inhibe las salidas de la FIFO. NOP BCF PORTD,RSFIFO ; FIFO en estado de Reset.

RETURN

;-- Subnitinas de conteo largo para secuencia genérica

LTEMPG MOVPF INDF0,TMROL MOVPF INDF0,TMROH

BSF TOSTA,TOCS ; Habilitación de Timed.

ESPG BTFSC TOSTA,TOCS GOTO ESPG

MOVFPINDF1,PCL ; Regreso a la siguiente fase de la conmutación genérica.

.-p__------__-_-__I

SUBRUTINAS DE ATENCIÓN A INTERRUPCIONES

INTERRUPCI~N EXTERNA EN R A O :

RVl-INTO BCF TOSTA,TOCS ; Inhabilitación de Timed.

BSF

MOVFP INDF1,WREG ; Incremento de FSRl para apuntar

PORTE,COMPS ; pulso de captura en el latch de comparadores.

; al regreso después de interrnpción.

BCF

MOVLW Olh ; Contador de tiempo en 1.

RETFIE

PORTE,COMPS ; inhibe el latch de comparadores.

158

Código fuente del sistema de control digital 11 !I

RECEPCIÓN SERIAL: '

RUT-INTPER

MOVLB O ; Banco O

MOVLW IDENT CPFSEQ RXPTR GOTO VNDAT

MOVLW r n T M ; verifica el identificador, CPFSEQ RCREG GOTO FIN RUT ; sale si no coincide, GOTO REE-DREC

; Si es el primer dato, 1

; adpcena si el identificador es válido.

V-NDAT MOVLW N-DAT ; Verifica si es el campo de longitud, CPFSEQ RXPTR GOTO REG-DREC ; si no es así, almacena el dato.

MOVFP ADDWF LONG,F ; al contador de bytes por recibir.

11 RCREG,WíjEG ; Suma la longitnd recibida

REG-DREC BSF ALUSTA,FSl ; FSR no cambia al accesarlo.


........................................................................................

SCDATS.INC

;IDENTIFICADORES PARA SCDATS.ASM

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

CONSTANTES:

#define CLKFREC 32000000 #define BAUDS 9600 #define VEL-COM (CLKFREC/(64*BAUDS))-I

ID-TRM EQU 73h ; Idmtificador de inicio de trama.

Comandos:

ECO EQU 10h ; Respuesta a comando de prueba de comunicación serie. V-DAC EQU 1 Ib ; Selección de voltaje de salida del DAC. ONDA-T EQU 12h ; Onda triangular de prneba en el DAC. HAE-SH EQU 13h ; Habilitación de un elemento de muestre0 y retención. HABCM EQU 14h ; Habilitación de comparadores. E-FIFO EQU 15h ; Escritura de una cadena de bytes en memoria FIFO. L-FIFO EQU 16b ; Lectura de un byte de memoria FIFO.

CMDBt EQU 17b ; Control de conmutación doble. CMDBx EQU 18b ; Conmutación doble con interrupción externa. SECUG EQU 19b ; Secuencia genérica de control. SECGx EQU 20h ; Secuencia de control con intemipción externa.

IDENTIFICADORES PARA MANEJO DE PUERTOS:

; PUERTO D

RC-FIFO EQU 4 WC FIFO EQU 5 RS-~IFO EQU 6 OE-FIFO EQU 7

; PUERTO E:

CS-DAC EQU O INH-SH EQU 1 cows EQU 2

, , . . . . . , . . .

. . . .. . . . . .

APUNTADORES EN EL BANCO 1 DE RAM:

LONG EQU l2Oh ; Tamaño de la trama a enviar o recibir RXPTR EQU 121h RECEP EQU 122h

160

Código fuente del sistema de conuol digital

nEDOx EQU 123h AF-TMP EQU 124h - P R O EQU 125h D-RET EQU 126h '4p-W EQU 127h AC-NiNT EQU 128h TPROC EQU 130h ; Ubicación del Apuntador a la Tabla de Procesos

I 'I

Buffer de comunicaciones:

VECTOR EQU 150h

Trama de comando minima:

IDENT EQU VECTOR ; Identificador. c o r n EQU VECTOR+l ; Código de comando. N-DAT EQU VECTOR+2 ; Número de bytes de datos. BCOMP EQU VECTOR+3 ; Byte de comprobación.

11 I!

Posición de Ins datos:

DATO-¡ EQU VECTOR+3 DATO-L EQU VECTOR+3 DATO-H EQU VECTOR+4

nEDOS equ VECTOR+3 ; Número de estados de la secuencia por leer. nCICS equ VECTOR+4 ;Número de ciclos de salida (repeticiones). TEMPi equ VECTOR+5 ; Inicio de temporizaciones.

0 3 - 0 2 8 1

161

NACIONAL DE INVESTIGACI~N Y DESARROLLO · 1.2 Esquemas de caracterización de semiconductores de...

Documents

Transcript of NACIONAL DE INVESTIGACI~N Y DESARROLLO · 1.2 Esquemas de caracterización de semiconductores de...