MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf ·...
Transcript of MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf ·...
![Page 1: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/1.jpg)
TRANSISTOR MOSTRANSISTOR MOS• Transistor de Efecto de Campo con Gate aislado• Es unipolar con canal tipo n o tipo p• Gate = polisilicio >> dopado sustrato
Introducción a la Electrónica
![Page 2: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/2.jpg)
ConsideracionesConsideraciones• El sustrato o Bulk es la base donde se construyen con diferentes técnicas
cada una de las distintas regiones que conforman el dispositivo. En caso de tratarse de un C.I., el sustrato es compartido por todos los dispositivos que se encuentran en el mismo.
• Al existir un dieléctrico, Gate-sustrato se comporta como un capacitor.• Analizamos primeramente Gate n+ con sustrato dopado p.• Dos zonas con dopado n+ constituyen los terminales de Source y Drain.• Consideramos VS = 0Consideramos VS 0.• Consideramos VB ≤ VS para asegurar que las junturas con terminales Source
y Drain se encuentren en inversa.• V ≥ V → l tr d S r Dr i → C rri t d Dr i S r• VD ≥ VS → electrones de Source a Drain → Corriente de Drain a Source.
Introducción a la Electrónica
![Page 3: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/3.jpg)
Funcionamiento Funcionamiento
• Consideremos VDS = 0.• Al estar más dopado el Gate que el Sustrato, el potencial propio de la unión
será:
• Si y , el potencial será de 720mV.• Cargas positivas en Gate y negativas en Sustrato → Se encuentra en regiónCargas positivas en Gate y negativas en Sustrato Se encuentra en región
de Vaciamiento con VGS = 0.• Al estar en Vaciamiento no hay conducción en el canal → alta resistencia
entre Source y Drain.entre Source y Drain.
Introducción a la Electrónica
![Page 4: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/4.jpg)
FuncionamientoFuncionamiento• Si ahora aumentamos negativamente VGS, la
zona de Vaciamiento se achica.• Al llegar a la tensión VFB (flatband) no hay
cargas en el Gate. • VGS menores aún invierten la polaridad de las GS p
cargas en Gate y Sustrato pasando a un estado de Acumulación.
• En Acumulación tampoco hay conducción p ypor el canal.
• Valores por encima de VT (threshold) generan una Inversión del canal → Conducción entre Source y Drain.
Introducción a la Electrónica
![Page 5: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/5.jpg)
Curvas reales densidad de cargaCurvas reales densidad de cargagg
Introducción a la Electrónica
![Page 6: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/6.jpg)
FuncionamientoFuncionamientou c o a e tou c o a e to• Para VDS chicos el canal prácticamente no se deforma → Resistencia
constante entre Source y Drain.A did V l ió d d b j d l• A medida que aumenta VGS, aumenta la concentración de carga debajo del Gate, haciendo que el canal disminuya su resistencia.
Introducción a la Electrónica
![Page 7: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/7.jpg)
FuncionamientoFuncionamientou c o a e tou c o a e to• VD mayores, disminuyen la tensión entre Drain-Gate oponiéndose a la
Inversión → El canal se angosta sobre el Drain.• Aún mayores VD, llega un punto en el que desaparecen las cargas de Inversión
y el canal se estrangula.• Posteriores incrementos de VD hacen que el canal se estrangule más cerca del
Source. La corriente se mantiene cte.
Introducción a la Electrónica
![Page 8: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/8.jpg)
Curvas de salidaCurvas de salida
Introducción a la Electrónica
![Page 9: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/9.jpg)
EcuacionesEcuaciones
C = dq/dV
Capacidad por unidad de área
V l id d d l i dVelocidad desplazamiento portadores:
Introducción a la Electrónica
![Page 10: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/10.jpg)
EcuacionesEcuaciones
Zona de Triodo
Introducción a la Electrónica
![Page 11: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/11.jpg)
EcuacionesEcuaciones• Para hallar la ID en la zona de saturación, se reemplaza VDS por VGS – VT:
= Dato propio del proceso de fabricación (transconductancia)
Zona de Triodo
Dato propio del proceso de fabricación (transconductancia).• Las ecuaciones quedan:
Zona de Triodo
Zona de Saturación
Introducción a la Electrónica
Zona de Saturación
![Page 12: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/12.jpg)
EcuacionesEcuaciones• En la zona de Triodo, para valores de VDS pequeños, se puede hacer la
siguiente simplificación:
• Puede verse la relación lineal en la zona Triodo, donde la resistencia del canal viene dada por:
Introducción a la Electrónica
![Page 13: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/13.jpg)
Modulación del canalModulación del canal• En la zona de saturación, la realidad indica que existe una pendiente de
crecimiento de la ID frente al aumento de VDS:
Introducción a la Electrónica
![Page 14: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/14.jpg)
EjemploEjemploj pj p• Hallar R para establecer ID = 0.4mA. Suponer:
VT = 2V, µnCox = 20µA/V2, L=10µm, W=100µm• Al estar Drain y Gate conectados, siempre funcionará en la
zona de saturación.
• Soluciones VGS = 4V y 0V →
Introducción a la Electrónica
![Page 15: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/15.jpg)
MosFetMosFet de Enriquecimientode Enriquecimientoqq• El modelo analizado hasta ahora es del tipo de enriquecimiento; es decir que
sin VGS no existe un canal para conducción de corriente. Solamente a partir de VGS > VT se produce la conducción.
• Símbolos y curvas:
Introducción a la Electrónica
![Page 16: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/16.jpg)
MosFetMosFet de Empobrecimientode Empobrecimientopp• Un MosFet de empobrecimiento conduce una corriente aún con VGS = 0.
Esto se logra implantando mediante dopado, un canal permanente (VT < 0).• Símbolos y curvas:
Introducción a la Electrónica
![Page 17: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/17.jpg)
Diferentes tipos de Diferentes tipos de MosFetMosFetpp
Introducción a la Electrónica
![Page 18: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/18.jpg)
MosFetMosFet canal Pcanal P
Introducción a la Electrónica
![Page 19: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/19.jpg)
Efecto BackEfecto Back--GateGateEl hecho de conectar el Bulk a otro potencial distinto de tierra (sustrato P) provoca una modulación en la tensión de Gate.
Factor de Backgate
Introducción a la Electrónica
Factor de Backgate
![Page 20: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/20.jpg)
Modelo GlobalModelo Global
Zona TriodoZona Triodo
Zona Saturación
Factor de Backgate
Tensión Umbral
Introducción a la Electrónica
![Page 21: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/21.jpg)
Modelo de pequeña señalModelo de pequeña señalp qp q• Se linealizan los parámetros alrededor del punto de trabajo Q.• Modelo simple de baja frecuencia:• Modelo simple de baja frecuencia:
Introducción a la Electrónica
![Page 22: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/22.jpg)
Modelo de pequeña señal (Modelo de pequeña señal (TriodoTriodo))p q (p q ( ))
• Conductancia de Salida:
• Transconductancia de Gate:
Introducción a la Electrónica
![Page 23: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/23.jpg)
Modelo de pequeña señal (Modelo de pequeña señal (TriodoTriodo))p q (p q ( ))
T d i d B lk• Transconductancia de Bulk:
Introducción a la Electrónica
![Page 24: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/24.jpg)
Modelo de pequeña señal (Saturación)Modelo de pequeña señal (Saturación)p q ( )p q ( )• Conductancia de Salida:
• Transconductancia de Gate:
Introducción a la Electrónica
![Page 25: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/25.jpg)
Modelo de pequeña señal (Saturación)Modelo de pequeña señal (Saturación)p q ( )p q ( )
T d i d B lk• Transconductancia de Bulk:
Introducción a la Electrónica
![Page 26: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/26.jpg)
Modelo pequeña señal Alta FrecuenciaModelo pequeña señal Alta Frecuenciap qp q• Capacidad de Gate →Depende de la zona de funcionamiento.• Capacidades de Vaciamiento junturas Source Sustrato y Drain Sustrato• Capacidades de Vaciamiento junturas Source-Sustrato y Drain-Sustrato.• Capacidades de solapamiento debido a limitaciones de proceso.
Introducción a la Electrónica
![Page 27: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/27.jpg)
Modelo Alta FrecuenciaModelo Alta Frecuencia
Introducción a la Electrónica
![Page 28: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/28.jpg)
Fabricación de Fabricación de CIsCIs• El proceso de fabricación de CIs parte de una
oblea de silicio con una estructura cristalinaoblea de silicio con una estructura cristalina prácticamente libre de defectos, con forma de disco llamado “wafer”.
• Los diámetros van entre 25mm y 450mm.2” 4” 6” & 8” di t f
Los diámetros van entre 5mm y 450mm.• Los espesores van entre 275μm a 1mm.• Los wafers se fabrican levemente dopados con
Boro Fósforo Arsénico o Antimonio con
2”, 4”, 6” & 8” diameter wafers
Boro, Fósforo, Arsénico o Antimonio, con valores de Nx entre 1013 y 1016, manteniendo una pureza > 99.9999%
Introducción a la Electrónica
![Page 29: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/29.jpg)
Fabricación de Fabricación de CIsCIs• El proceso de fabricación consiste básicamente
en la transferencia de diversos patrones al f d f fwafer mediante fotolitografía.
• Un proceso típico demanda unos 20 patrones o máscaras.
• Al inicio de cada máscara se aplica previamente una película fotosensible llamada Photoresist.
• Luego se expone a luz UV y se revela. El Photoresist no expuesto permanece luego del revelado, mientras que el expuesto desaparece con la aplicación de solventes.
• A partir de allí se aplican distintos procesos de formación. Introducción a la Electrónica
![Page 30: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/30.jpg)
Fabricación de Fabricación de un MOSun MOS• Se crea sobre el wafer una película de SiO2
(500nm) mediante horneado a alta temperatura. Esta película es aislante.
• Se aplica el elemento fotosensible con un espesor de 1μm.S UV l i t i ió d l• Se expone a UV con la interposición de la máscara y se revela en una solución alcalina.
• Se ataca el SiO2 no cubierto por Photoresistcon un plasma a base de fluor, en unacon un plasma a base de fluor, en una campana.
• Se remueve el Photoresist con un plasma a base de oxígeno que ataca materiales orgánicos.
Introducción a la Electrónica
![Page 31: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/31.jpg)
Fabricación de Fabricación de un MOSun MOS• Las impurezas se pueden añadir a las áreas
seleccionadas a través de la técnica de implantación de iones.
• Los iones de Fósforo son acelerados a niveles de energía de hasta 3Mev, se enfocan y forman un haz que es barrido por la superficie del wafer.
• De esta forma controlando el tiempo de exposición al haz se maneja la dosificación necesaria.
• Luego de la implantación la zonaLuego de la implantación, la zona superficial pierde su estructura cristalina, la que debe ser reestablecida mediante un recocido a 900ºC. A este proceso se lo llama “Annealing”llama Annealing .
• Durante el recocido aparece un fenómeno de difusión de los iones implantados. Introducción a la Electrónica
![Page 32: MOS [Modo de compatibilidad]lcr.uns.edu.ar/electronica/Introducc_electr/2011/clases/MOS.pdf · Funcionamiento • Consideremos V DS = 0. • Al estar más dopado el Gate que el Sustrato,](https://reader034.fdocuments.ec/reader034/viewer/2022042111/5e8d11ffe38f221d0a133057/html5/thumbnails/32.jpg)
Fabricación de Fabricación de CIsCIs
Introducción a la Electrónica