Microprocesadores de las familias AMD e INTEL 2012-2013

Ms. Ing. Jairo E. Márquez D.

Microprocesadores1

El microprocesador (o simplemente procesador) es el circuito integrado central ymás complejo de un sistema informático; a modo de ilustración, se le suele llamarpor analogía el «cerebro» de un computador. Es un circuito integrado conformadopor millones de componentes electrónicos. Constituye la unidad central deprocesamiento (CPU) de un PC catalogado como microcomputador.

Es el encargado de ejecutar los programas, desde el sistema operativo hasta lasaplicaciones de usuario; sólo ejecuta instrucciones programadas en lenguaje debajo nivel, realizando operaciones aritméticas y lógicas simples, tales como sumar,restar, multiplicar, dividir, las lógicas binarias y accesos a memoria.

Esta unidad central de procesamiento está constituida, esencialmente, porregistros, una unidad de control, una unidad aritmético lógica (ALU) y una unidadde cálculo en coma flotante (conocida antiguamente como «co-procesadormatemático»).

El microprocesador está conectado generalmente mediante un zócalo específicode la placa base de la computadora; normalmente para su correcto y establefuncionamiento, se le incorpora un sistema de refrigeración que consta de undisipador de calor fabricado en algún material de alta conductividad térmica, comocobre o aluminio, y de uno o más ventiladores que eliminan el exceso del calor

1 Microprocesador. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/Microprocesador

absorbido por el disipador. Entre el ventilador y la cápsula del microprocesadorusualmente se coloca pasta térmica para mejorar la conductividad del calor.Existen otros métodos más eficaces, como la refrigeración líquida o el uso decélulas peltier para refrigeración extrema, aunque estas técnicas se utilizan casiexclusivamente para aplicaciones especiales, tales como en las prácticas deoverclocking.

La medición del rendimiento de un microprocesador es una tarea compleja, dadoque existen diferentes tipos de "cargas" que pueden ser procesadas con diferenteefectividad por procesadores de la misma gama. Una métrica del rendimiento es lafrecuencia de reloj que permite comparar procesadores con núcleos de la mismafamilia, siendo este un indicador muy limitado dada la gran variedad de diseñoscon los cuales se comercializan los procesadores de una misma marca yreferencia. Un sistema informático de alto rendimiento puede estar equipado convarios microprocesadores trabajando en paralelo, y un microprocesador puede, asu vez, estar constituido por varios núcleos físicos o lógicos. Un núcleo físico serefiere a una porción interna del microprocesador cuasi-independiente que realizatodas las actividades de una CPU solitaria, un núcleo lógico es la simulación de unnúcleo físico a fin de repartir de manera más eficiente el procesamiento. Existeuna tendencia de integrar el mayor número de elementos dentro del propioprocesador, aumentando así la eficiencia energética y la miniaturización. Entre loselementos integrados están las unidades de punto flotante, controladores de lamemoria RAM, controladores de buses y procesadores dedicados de video.

Desde el punto de vista lógico, singular y funcional, el microprocesador estácompuesto básicamente por: varios registros, una unidad de control, una unidadaritmético lógica, y dependiendo del procesador, puede contener una unidad decoma flotante.

El microprocesador ejecuta instrucciones almacenadas como números binariosorganizados secuencialmente en la memoria principal. La ejecución de lasinstrucciones se puede realizar en varias fases:

Prefetch, prelectura de la instrucción desde la memoria principal. Fetch, envío de la instrucción al decodificador Decodificación de la instrucción, es decir, determinar qué instrucción es y

por tanto qué se debe hacer. Lectura de operandos (si los hay). Ejecución, lanzamiento de las máquinas de estado que llevan a cabo el

procesamiento. Escritura de los resultados en la memoria principal o en los registros.

Cada una de estas fases se realiza en uno o varios ciclos de CPU, dependiendode la estructura del procesador, y concretamente de su grado de segmentación.La duración de estos ciclos viene determinada por la frecuencia de reloj, y nuncapodrá ser inferior al tiempo requerido para realizar la tarea individual (realizada enun solo ciclo) de mayor coste temporal. El microprocesador se conecta a uncircuito PLL, normalmente basado en un cristal de cuarzo capaz de generar pulsosa un ritmo constante, de modo que genera varios ciclos (o pulsos) en un segundo.Este reloj, en la actualidad, genera miles de megahercios.

Rendimiento

El rendimiento del procesador puede ser medido de distintas maneras, hasta hacepocos años se creía que la frecuencia de reloj era una medida precisa, pero esemito, conocido como «mito de los megahertzios» se ha visto desvirtuado por elhecho de que los procesadores no han requerido frecuencias más altas paraaumentar su potencia de cómputo.

Durante los últimos años esa frecuencia se ha mantenido en el rango de los 1,5GHz a 4 GHz, dando como resultado procesadores con capacidades de procesomayores comparados con los primeros que alcanzaron esos valores. Además latendencia es a incorporar más núcleos dentro de un mismo encapsulado paraaumentar el rendimiento por medio de una computación paralela, de manera quela velocidad de reloj es un indicador menos fiable aún. De todas maneras, unaforma fiable de medir la potencia de un procesador es mediante la obtención delas Instrucciones por ciclo

Medir el rendimiento con la frecuencia es válido únicamente entre procesadorescon arquitecturas muy similares o iguales, de manera que su funcionamientointerno sea el mismo: en ese caso la frecuencia es un índice de comparaciónválido. Dentro de una familia de procesadores es común encontrar distintas

opciones en cuanto a frecuencias de reloj, debido a que no todos los chip de siliciotienen los mismos límites de funcionamiento: son probados a distintas frecuencias,hasta que muestran signos de inestabilidad, entonces se clasifican de acuerdo alresultado de las pruebas.

Esto se podría reducir en que los procesadores son fabricados por lotes condiferentes estructuras internas atendiendo a gamas y extras como podría ser unamemoria caché de diferente tamaño, aunque no siempre es así y las gamas altasdifieren muchísimo más de las bajas que simplemente de su memoria caché.Después de obtener los lotes según su gama, se someten a procesos en un bancode pruebas, y según su soporte a las temperaturas o que vaya mostrando signosde inestabilidad, se le adjudica una frecuencia, con la que vendrá programada deserie, pero con prácticas de overclock se le puede incrementar.

La capacidad de un procesador depende fuertemente de los componentesrestantes del sistema, sobre todo del chipset, de la memoria RAM y del software.Pero obviando esas características puede tenerse una medida aproximada delrendimiento de un procesador por medio de indicadores como la cantidad deoperaciones de coma flotante por unidad de tiempo FLOPS, o la cantidad deinstrucciones por unidad de tiempo MIPS2.

2 MIPS es la abreviación de las palabras "Millones de Instrucciones Por Segundo". Es una forma de medir lapotencia de los procesadores. Sin embargo, esta medida sólo es útil para comparar procesadores con el mismojuego de instrucciones y usando benchmarks que fueron compilados por el mismo compilador y con el mismonivel de optimización. Esto es debido a que la misma tarea puede necesitar un número de instruccionesdiferentes si los juegos de instrucciones también lo son; y por motivos similares en las otras dos situaciones

Una medida exacta del rendimiento de un procesador o de un sistema, es muycomplicada debido a los múltiples factores involucrados en la computación de unproblema, por lo general las pruebas no son concluyentes entre sistemas de lamisma generación.

Arquitectura

El microprocesador tiene una arquitectura parecida a la computadora digital. Enotras palabras, el microprocesador es como la computadora digital porque ambosrealizan cálculos bajo un programa de control. Consiguientemente, la historia de lacomputadora digital ayuda a entender el microprocesador. El hizo posible lafabricación de potentes calculadoras y de muchos otros productos. Elmicroprocesador utiliza el mismo tipo de lógica que es usado en la unidadprocesadora central (CPU) de una computadora digital. El microprocesador esalgunas veces llamado unidad microprocesadora (MPU). En otras palabras, elmicroprocesador es una unidad procesadora de datos. En un microprocesador sepuede diferenciar diversas partes:

Encapsulado: es lo que rodea a la oblea de silicio en sí, para darle consistencia,impedir su deterioro (por ejemplo, por oxidación por el aire) y permitir el enlace conlos conectores externos que lo acoplaran a su zócalo a su placa base.

Memoria caché: es una memoria ultrarrápida que emplea el procesador para teneralcance directo a ciertos datos que «predeciblemente» serán utilizados en lassiguientes operaciones, sin tener que acudir a la memoria RAM, reduciendo así eltiempo de espera para adquisición de datos. Todos los micros compatibles con PCposeen la llamada caché interna de primer nivel o L1; es decir, la que está dentrodel micro, encapsulada junto a él. Los micros más modernos (Core i3, Core i5,Core i7 de tercer generación y próximamente de cuarta generación.) incluyen

descritas. En las comparativas, usualmente se representan los valores de pico, por lo que la medida no es deltodo realista. La forma en que funciona la memoria que usa el procesador también es un factor clave para lapotencia de un procesador, algo que no suele considerarse en los cálculos con MIPS. Debido a estosproblemas, los investigadores han creado pruebas estandarizadas tales como SpecInt para medir elfuncionamiento real, y las MIPS han caído en desuso.

En el mundo de GNU/Linux se suelen referir a los MIPS como 'BogoMips'.

El equivalente en la aritmética de punto flotante de los MIPS es el flops.

Muchos microprocesadores de 8 y 16 bits han sido medidos con KIPS (kiloinstrucciones por segundo), queequivale a 0'001 MIPS. El primer microprocesador de propósito general, el Intel 8080 ejecutaba 640 KIPS. ElIntel 8086 (16 bits), el primer microprocesador usado en PC, 800 KIPS. El Pentium 4 llega aproximadamentea 1'700 MIPS.

Los PC actuales realizan un máximo de 18.000 millones de operaciones lógicas por segundo. Si se ejecutan 6instrucciones por ciclo y hay 3.000 millones de ciclos por segundo, se tienen 18.000 MIPS.

también en su interior otro nivel de caché, más grande, aunque algo menos rápida,es la caché de segundo nivel o L2 e incluso los hay con memoria caché de nivel 3,o L3.

Coprocesador matemático: unidad de coma flotante. Es la parte del microespecializada en esa clase de cálculos matemáticos, antiguamente estaba en elexterior del procesador en otro chip. Esta parte está considerada como una parte«lógica» junto con los registros, la unidad de control, memoria y bus de datos.

Registros: son básicamente un tipo de memoria pequeña con fines especiales queel micro tiene disponible para algunos usos particulares. Hay varios grupos deregistros en cada procesador. Un grupo de registros está diseñado para control delprogramador y hay otros que no son diseñados para ser controlados por elprocesador pero que la CPU los utiliza en algunas operaciones, en total son treintay dos registros.

Memoria: es el lugar donde el procesador encuentra las instrucciones de losprogramas y sus datos. Tanto los datos como las instrucciones estánalmacenados en memoria, y el procesador las accede desde allí. La memoria esuna parte interna de la computadora y su función esencial es proporcionar unespacio de almacenamiento para el trabajo en curso.

Puertos: es la manera en que el procesador se comunica con el mundo externo.Un puerto es análogo a una línea de teléfono. Cualquier parte de la circuitería dela computadora con la cual el procesador necesita comunicarse, tiene asignado un«número de puerto» que el procesador utiliza como si fuera un número de teléfonopara llamar circuitos o a partes especiales.

Buses del procesador

Todos los procesadores poseen un bus principal o de sistema por el cual seenvían y reciben todos los datos, instrucciones y direcciones desde los integradosdel chipset o desde el resto de dispositivos. Como puente de conexión entre elprocesador y el resto del sistema, define mucho del rendimiento del sistema, suvelocidad se mide en bits por segundo.

Ese bus puede ser implementado de distintas maneras, con el uso de busesseriales o paralelos y con distintos tipos de señales eléctricas. La forma másantigua es el bus paralelo en el cual se definen líneas especializadas en datos,direcciones y para control.

En la arquitectura tradicional de Intel (usada hasta modelos recientes), ese bus sellama front-side bus y es de tipo paralelo con 64 líneas de datos, 32 de direccionesademás de múltiples líneas de control que permiten la transmisión de datos entre

el procesador y el resto del sistema. Este esquema se ha utilizado desde el primerprocesador de la historia, con mejoras en la señalización que le permite funcionarcon relojes de 333 Mhz haciendo 4 transferencias por ciclo.5

En algunos procesadores de AMD y en el Intel Core i7 se han usado otros tipospara el bus principal de tipo serial. Entre estos se encuentra el bus HyperTransportde AMD, que maneja los datos en forma de paquetes usando una cantidad menorde líneas de comunicación, permitiendo frecuencias de funcionamiento más altas yen el caso de Intel, Quickpath

Los microprocesadores de Intel y de AMD (desde antes) poseen además uncontrolador de memoria de acceso aleatorio en el interior del encapsulado lo quehace necesario la implementación de buses de memoria del procesador hacia losmódulos. Ese bus está de acuerdo a los estándares DDR de JEDEC y consistenen líneas de bus paralelo, para datos, direcciones y control. Dependiendo de lacantidad de canales pueden existir de 1 a 4 buses de memoria.

AMD Bulldozer

Es el nombre de la Arquitectura o tecnología de cómputo que AMD hadesarrollado para implementar en sus procesadores AMD FX-Series (nombreclave Zambezi).

Esta nueva arquitectura se basa en un proceso de manufactura de 32nmproducido en las fábricas de Global Foundries bajo tecnología SOI (Silicon OnInsulator). AMD primero ha destinado esta arquitectura a sus procesadores para elsegmento de servidores, equivalente a los procesadores Opteron6200 (Interlagos) y Opteron 4200 series (Valencia) de socket G34 socket C32respectivamente. Ahora la arquitectura finalmente llega con sus procesadoresAMD FX-series (Zambezi).

Arquitectura: En lo primero en que AMD ha hecho hincapié, es que Bulldozer estotalmente diferente en su diseño, de hecho no se basa en los principios de laactual arquitectura K10.5 (Starts generation), que a su vez es una evolución de laanterior arquitectura K8. Bulldozer en su diseño posee diseño modular concomponentes compartidos como dedicados. El diseño modular ha hecho rediseñary reacomodar los elementos de la arquitectura de Bulldozer, enfocándose enoptimizar el rendimiento, el consumo y en aprovechar al máximo el área del siliciodonde viene integrado el procesador.

Bulldozer, por lo tanto, ha sido diseñado para brindar un balance en rendimiento,costo y consumo en aplicaciones multi-threaded. La arquitectura se enfoca enpoder suministrar altas frecuencias y recursos compartidos para lograr un óptimorendimiento y poder potenciar la próxima generación de aplicaciones. En estesentido AMD ha indicado que mientras más nuevas sean las aplicaciones mejoraprovecharan el rendimiento de los procesadores AMD-FX. El set de instruccionesagregado también apunta en este sentido.

El modelo tope de la nueva familia cuenta con 8-nucleos agrupado en cuatromódulos dual-core de diseño monolítico, está fabricado en 32nm y cuenta con un

conteo de transistores de aproximadamente 2 mil millones con un área física de315mm2.

Esta arquitectura es la primera generación de nuevos núcleos de ejecución deAMD (La familia 15°) en la que ya se ha visto en los respectivos roadmap que afuturo AMD pretende renovar sus arquitecturas, incrementando el rendimiento pornúcleo en cada generación.

Dentro de los aspectos generales se tiene que Bulldozer cuenta con 128KB dememoria cache de nivel 1 (L1), 2MB de cache L2 compartido para cada núcleo ydedicado para cada módulo (8MB L2 en total) y 2MB de memoria cache L3compartida para cada módulo (8MB de L3 en total). El resto de los componentestenemos el bloque Fron-End y los 4 módulos “Bulldozer” (dual-core), controladorde memoria DDR3 de doble canal de 72-bits y 4 enlaces HyperTransport.

Diseño de Arquitectura Modular: Los procesadores basados en estaarquitectura cuentan con un diseño modular, donde cada chip o núcleo estácompuesto por múltiples módulos “Bulldozer” (4 en los modelos tope) con lo queAMD ofrecerá modelos de 4, 6 y 8 núcleos.

Analizando la naturaleza de las aplicaciones actuales, AMD encontró una forma demaximizar el ancho de banda tope a través de los diferentes núcleos y maximizarel uso de área de silicio del chip a través del uso de elementos o móduloscompartidos. El resultado fue entonces diseñar módulos o bloques de doblenúcleo, que pueden efectivamente optimizar los recursos dentro del procesador.Funciones con un alto grado de uso (como la unidad de enteros y el cache L1) sondedicados en cada núcleo. Mientras que otras unidades ahora estánefectivamente compartidas entre los dos núcleos de cada módulo, incluyendo lasunidades Fetch, Decode, los enrutamientos (pipelines) de la unidad de puntoflotante y los niveles de cache L2.

Este nuevo diseño permite a ambos núcleos de cada módulo usar funciones másgrandes y de alto rendimiento (como la unidad de punto flotante) y al mismotiempo permite optimizar espacio en la pieza de silicio al estar en un módulo, enlugar de estar separados.

En el diseño modular cada componente tiene elementos dedicados, tambiénelementos compartidos a nivel de modulo y elementos compartidos a nivel de chip,dependiendo del orden jerárquico. Por ejemplo cada core o núcleo tiene supequeño y respectivo cache dedicado de nivel1 (L1), a su vez incorpora 4unidades de cálculo de enteros, a nivel de modulo cada núcleo comparte memoriacache L2, comparte también las dos unidades de cálculo de punto flotante, eldecode (decodificador) y la unidad Fetch.

A nivel de chips comparten la memoria cache L3 y el northbridge, que también seha movido dentro del procesador, especialmente para la gestión del enrutamientoPCI Express3, y el controlador de memorias que es otro componente compartido anivel de chip.

Elementos dedicados y compartidos: Los componentes internos de laarquitectura de Bulldozer pueden ser elementos compartidos (shared) que traebeneficios como: la reducción de consumo y temperatura, reduce el espacio físicodel núcleo, y pueden ser también elementos dedicados que ayuda a incrementar

3 PCI Express (anteriormente conocido por las siglas 3GIO, en el caso de las "Entradas/Salidas de TerceraGeneración", en inglés: 3rd Generation In/Out) es un nuevo desarrollo del bus PCI que usa los conceptos deprogramación y los estándares de comunicación existentes, pero se basa en un sistema de comunicación seriemucho más rápido. Este sistema es apoyado principalmente por Intel, que empezó a desarrollar el estándarcon nombre de proyecto Arapahoe después de retirarse del sistema Infiniband.

el rendimiento y la escalabilidad. Así mismo Bulldozer puede cambiardinámicamente entre los componentes compartidos como dedicados paramaximizar el rendimiento por watts.

Unidad de Punto Flotante y Enteros: La unidad de cálculo de enteros y puntoflotante son dos aspectos o elementos de cálculo y cómputo muy importantes quedefinen el rendimiento de un procesador en aspectos específicos, ambas sonunidades críticas en un procesador y potencian en cálculos de operacionesmatemáticas y operaciones de cálculo propiamente dicho.

AMD con Bulldozer ha hecho hincapié en este aspecto incorporando 2 unidadesde cálculo de enteros por modulo (una para cada núcleo) con 4 pipelines (8 en

total). Esta unidad tiene su propio cache L1 dedicado. Esto se contrasta con las 3unidades (pipelines) de la generación K10. Estas dos unidades comparten unainterfaz común de punto flotante que actúa como programador. Cada módulotambién incorpora dos unidades FMACs de 128-bit, cada uno de estos elementosposee 2 bloques de cache L1 dedicados.

Estas unidades de 128-bit permiten instrucciones de 128-bit por núcleo o instrucciones de 256-bitpor cada módulo dual-core

Nuevas Instrucciones x86: Bulldozer a diferencia de la generación actual deprocesadores AMD (Phenom II) también agrega el soporte para nuevasinstrucciones de cómputo x86, entre las que se puede mencionar SSE3, SSE4.1,SSSE4.2 y las instrucciones AVX (Advanced Vector Extensions o Extensiones de

Vector Avanzadas) las cuales AMD implementa por primera vez en sus chip. Esteset y/o sub-set de instrucciones también incluyendo 4 FMAC Operando, RegistrosYMM de 256-bit y AES; XSAVE e instrucciones XOP. Bulldozer también soportarala tecnología LWP (Light Weight Profiling).

La adición de estas instrucciones le permite a los procesadores AMD-FX ponersea la par con los procesadores Sandy Bridge de Intel y marcar una clara diferenciacon los Phenom II que no soportan ninguna de estas nuevas instrucciones queAMD ha agregado a Bulldozer.

Los beneficios de agregar este nuevo set de instrucciones son bien específicos,pero los beneficios más cercanos al uso cotidiano en aplicaciones son sin lugar adudas las instrucciones SSSE3, SSE4.1, SSE4.2 y AVX, soportadas tanto porAMD como por Intel, que permiten acelerar por ejemplo las tareas de codificacióny decodificación de video, entre otras tareas como algoritmos biométricos yaplicaciones altamente intensivas en texto.

En la siguiente tabla se observan las aplicaciones o ámbitos en los cuales se haceuso de estas instrucciones, cabe destacar que a pesar que la mayoría de lasinstrucciones agregadas en Bulldozer, ya estaban presentes en Sandy Bridge,AMD se adjudica la exclusividad de dos de ellas, como las instrucciones FMA4que rinden sus beneficios en aplicaciones HTC (High-Performance Computing oComputación de alto rendimiento) y también las instrucciones XOP paraaplicaciones numéricas, multimedia y algoritmos utilizados en audio/radio.

Por su parte las mencionadas instrucciones AVX le permiten a los procesadoresAMD-FX poder desempeñar un mejor rendimiento en tareas multimedia comotambién modelado 3D dentro de lo más cotidiano y otros beneficios a nivel másprofesional como procesado de señal, simulaciones científicas, análisis financiero,simulaciones científicas.

Bloque Front-End: A nivel periférico, dentro de la arquitectura de Bulldozertenemos el bloque Fron-End (muy similar al bloque Font-End que hemos visto enlas arquitecturas gráficas). Este bloque compartido para cada uno de los módulosde Bulldozer es el responsable de impulsar las canalizaciones de procesamiento y

fue diseñado para asegurarse que siempre y todo el tiempo los núcleos deproceso estén constantemente alimentados de datos o información. Este bloquedebido al diseño modular, ha sido rediseñado para poder trabajar con cadamódulo (dual-core), además de asignar cada hilo de ejecución a cada uno de losnúcleos.

Los módulos Bulldozer pueden decodificar hasta 4 instrucciones por ciclo, estocomparado con las 3 instrucciones por ciclo que pueden decodificar losprocesadores AMD Phenom II. Esto incrementa la cantidad de instrucciones quepuede procesar Bulldozer por ciclo de reloj, lo que lo hace más eficiente en cuantoal cómputo de datos.

Simultaneous MultiThreding

AMD ha implementado en sus procesadores Bulldozer su propia tecnología SMT(Simultaneous MultiThreding), algo similar a la tecnología Hyper-Threding de Intelen sus principios básicos de simular más núcleos para el sistema que losdisponibles físicamente.

Bulldozer soporta 2 hilos de ejecución por núcleo, así en los modelos de cuatronúcleos, 8 serán los hilos de ejecución que administrará el procesador y 8 losnúcleos que el sistema operativo podrá ver a nivel lógico. Todo esto de unamanera mucho más “fuerte” y eficiente que la implementación de Intel ytransparente para el sistema operativo y las aplicaciones, donde no se requerirádrivers para que el software reconozca el hardware multi-hilo como tal.

El hecho de ser un diseño modular la implementación de cada hilo de ejecucióncontará con su propia unidad de cálculo de enteros no teniendo que compartirla ydisputarse los recursos con otras instancias (threads), con la consiguienteganancia en la eficiencia de rendimiento que esto conlleva.

Fuente. http://www.madboxpc.com/review-amd-fx-8150-black-edition-bulldozer/2/

“En la actualidad, AMD FX sigue el nuevo diseño de núcleos Piledriver, unaevolución de Bulldozer que promete entregar — esta vez sí — el rendimientopropio de estas CPUs de alto rendimiento. “Vishera”, nombre en clave de la nuevaplataforma, se compone de nuevas CPUs con hasta 8 núcleos Piledriver en dos ocuatro módulos, y está acompañada por las APU Kaveri, tanto para sistemasportátiles como desktop, con 2 o 4 núcleos Steamroller y chip gráfico basado en lanueva arquitectura GCN, propia de las GPUs de alto rendimiento AMD RadeonHD7700 y superiores, lo que significa un avance considerable con respecto a supredecesora proverbial, la todavía no lanzada plataforma Trinity, que tambiénincluirá gráficos de la familia HD7000, basada en los núcleos Northern Islands(HD6000).

Lo interesante de estas unidades aceleradas es que entrarán en el nuevo estándarHSA (Heterogeneous Systems Architecture) de AMD, que permite distribuir eltrabajo de procesamiento general entre CPU y GPU de forma paralelaautomáticamente, como si se tratase de dos procesadores idénticos funcionandoen el mismo sistema, lo que en teoría, y siempre que el software esté optimizadoayudaría a aumentar de un modo significativo el rendimiento de las APU. En el

tramo más bajo, posiblemente para sistemas económicos se encuentra las APU“Kabini”, con 2-4 núcleos Jaguar y gráficos GCN, aunque sin optimización HSA,como actualización de próxima generación de Brazos, la plataforma de gama bajade AMD.

Vishera, Kaveri y Kabini no es lo único nuevo de los laboratorios de desarrollo deAMD; la compañía comprende el avance de las nuevas plataformas móviles, y poreso ha hecho un esfuerzo extra para acomodarse a la tendencia, produciendo lasAPU Tamesh ULP (Ultra Low Power), que también llegan este año (2013), y queserá el rival de los nuevos procesadores Intel Medfield tanto para sistemasinformáticos “Zero Noise” — HTPCs, Netbooks — como para tablets de consumo.

2013 se plantea como un año bastante interesante para la guerra deprocesadores, con unos Ivy Bridge que compiten en el terreno del consumo ytemperatura, Atoms que se centran en la autonomía y rendimiento gráfico, y laspropuestas de AMD, encabezadas por una nueva generación de procesadores FXque prometen corregir errores del pasado.”4

APU Richland5

La segunda generación de APU (Accelerated Processing Unit)6 de AMD llegó elpasado mes de Mayo, aunque en un principio llegaron solamente paraordenadores portátiles y fabricantes OEM. Ahora AMD lanza la nueva plataformaRichland que ofrece diversas mejoras para disminuir su consumo y aumentar surendimiento.

La nueva plataforma de APU Richland para ordenadores portátiles estará formadaen principio por cuatro modelos, A10-5750M, A8-5550M, A6-5350M y A4-5150M.Estas APU Richland consiguen mejorar el rendimiento de la anterior generación, laduración de la batería también aumenta, han sido pensadas para ser montadas enultrathins, los gráficos de esta nueva generación de APU pertenecen a laserie AMD Radeon HD 8000.

AMD ha incorporado varias características para mejora la experiencia de losusuarios. En primer lugar vamos a hablar de la función AMD Gesture Control,gracias a ella el usuario puede realizar gestos con las manos para controlar el

4 2013 es el año de AMD. Recuperado el 29 de marzo de 2013http://www.taringa.net/posts/info/14395734/2013-es-el-ano-de-AMD.html

5 APU Richland: AMD anuncia la nueva generación de APUs

6 Un Accelerated processing unit en español Unidad de Procesamiento Acelerado o APU, dichosmicroprocesadores combinan una CPU multinúcleo, una GPU además de un bus de interconexión de altavelocidad que permite transferir información a mayores velocidades, debido a que se encuentran en el mismochip el CPU la GPU y controlador de memoria entre otros, esto es posible gracias a la miniaturización de loschips actuales procesos de fabricación de entre 40 y 32 nm.

navegador, el reproductor multimedia y otras aplicaciones a una distancia máximade 3 metros, esta tecnología es exclusiva de AMD, es decir, ningún fabricantedispone de esta función en estos momentos. Pasamos ahora a la función AMDFace Login, que como podemos deducir por su nombre, sirve para iniciar sesión oacceder a sitios webs mediante la identificación de los rasgos faciales. Lafunción AMD Screen Mirror sirve para transmitir la imagen del PC a un televisor através de DLNA. Para mejorar el entretenimiento multimedia incorpora lasfunciones AMD Quick Stream, AMD Steady Video y AMD Perfect Picture HD.

Veamos las especificaciones de las primeras cuatro APU que AMD va a lanzar.Empezamos por la de menor rendimiento, la A4-5150M, esta APU cuenta con 2núcleos que funcionan a una frecuencia base de 2,7 GHz, pudiendo aumentarhasta 3,3 GHz, cuenta con los gráficos integrados HD 8350G que tienen 128Cores y funcionan a 514/720MHz (base, máxima) incorpora 1 MB de caché L2 ysu TDP es de 35W.

Comparativa de consumo de Richland y Trinity.

La APU A6-5350M también incorpora 2 núcleos pero funcionan a 200 MHz más,los gráficos son los HD 8450G que incluyen 192 Cores funcionando a unafrecuencia que va desde los 533 MHz a los 720 MHz, el TDP es de 35W y tiene 1MB de caché L2.

Los otros dos modelos, la A8-5550M y la A10-5750M, cuentan con 4 núcleosfuncionando a una velocidad base de 2,1 GHz y 2,5 GHz, pudiendo alcanzar unmáximo de 3,1 GHz y 3,5 GHz, respectivamente. La A8-5550M está equipada conlos gráficos HD 8550G que tienen 256 Cores con unas frecuencias de 515/720MHz y la A10-5750M cuenta con los gráficos HD 8650G que tienen 384 Cores yfuncionan a 533/720 MHz, ambos cuentan con 4 MB de caché L2 y su TDP es de35W.

Procesadores Intel 20137

El año es importante por la llegada de la nueva arquitectura Haswell, tambiénconocidos como Intel Core de Cuarta Generación. Se esperan mejoras en elconsumo y en las prestaciones de su tarjeta gráfica integrada.

La siguiente es la lista de los procesadores aparecidos hasta la fecha:

Familia Celeron

Empezamos por los menos poderosos, los Celeron. En este caso estarán basadosen Ivy Bridge, al igual que ocurre con los Core de Tercera Generación, pero conalgunas de sus funcionalidades capadas.

Como características comunes te encontraras que tienen 2 MB de cache de niveltres y dos núcleos de su interior. Por supuesto no soportan Turbo Boost.

Consumo normal

Celeron G1610. Tienen una frecuencia de funcionamiento de 2.6 GHz. SuTDP, o consumo máximo teórico es de 55 Watios.

Celeron G1620. Es 100 MHz más rápido que su hermano menor. Por lodemás comparten las mismas características.

Bajo consumo

Celeron G1610T. Se baja su frecuencia a 2.3 GHz. Su TDP se disminuye a 35Watios.

Familia Pentium

Los Pentium son esos procesadores perfectos para ser usados en una oficina, yaque combinan bajo precio y prestaciones más que suficientes para ello. Al igualque ocurre con los anteriores están basados en Ivy Bridge y por lo tanto sonparecidos a los Intel Core de Tercera Generación pero con varias característicasreducidas.

Todos tienen en común 3 MB de cache de nivel tres y el doble núcleo. Porsupuesto tampoco soportan Turbo Boost.

Consumo normal

Tienen todos un TDP de 55 Watios.

7 Sánchez Iglesias Ángel Luis. Procesadores Intel 2013 para PCs de escritorio. Guía de About.com.Consultado el 29 de marzo de 2013. http://computadoras.about.com/od/modelos/a/Procesadores-Intel-2013-Para-Pcs-De-Escritorio.htm

Pentium G2010. Tiene una frecuencia de funcionamiento de 2.8 GHz. Pentium G2020. Aumenta la frecuencia de funcionamiento a 2.9GHz. Pentium G2130. Llegamos a los 3.2 GHz. Por lo demás es igual que su

hermano menor.

Bajo consumo

Pasamos a los 35 Watios de TDP.

Pentium G2020T. Se baja la frecuencia de funcionamiento a 2.5GHz.

Familia i3

Intel no ha querido dejar pasar la oportunidad de actualizar su gama media bajacon un nuevo procesador i3 basado como no podía ser de otra forma en IvyBridge.

i3-3210. 3.2 Ghz de frecuencia de funcionamiento. 3 Megas de cache de nivel tres.Dos núcleos con hyperthread.

Futuros procesadores Haswell

Se espera que vayan apareciendo a partir de Mayo.

Familia i5

Empezamos con lo interesante. Tanto para los procesadores i5 como los i7 elfabricante nos va a traer su nueva arquitectura Haswell. Seguramente seráncomercializados como Intel Core de Cuarta Generación.

Vienen con un nuevo socket, con lo cual tendrás que adquirir al menos la placabase para disfrutar de ellos.

A excepción del 4550T todos los demás son procesadores con cuatro núcleos, 6MB de cache de nivel tres e incorporan la tarjeta gráfica integrada modelo HD4600.

Consumo normal

Todos tienen 84 Watios de TDP.

Core i5-4670K. Su frecuencia de funcionamiento es de 3.4GHz, pudiendollegar a 3.8 GHz gracias a Turbo Boost. La frecuencia de la tarjeta de latarjeta gráfica es de 1200 MHz. Puede usarse para overclocking.

Core i5-4670. Igual que el anterior pero su capacidad de jugar con lafrecuencia está más limitada.

Core i5-4570. Se baja la frecuencia base a 3.2GHz, siendo 3.6 GHz graciasa Turbo Boost. La frecuencia de la tarjeta gráfica es de 1150 MHZ.

Core i5-4430. En este caso tenemos 3 GHz de frecuencia base, 3.2 graciasa Turbo Boost. La frecuencia de funcionamiento de la tarjeta es igual que elmodelo anterior.

Bajo consumo

Estos tienen un consumo de 65 Watios

Core i5-4430S. Tiene 2.7GHz de frecuencia base, pudiendo llegar a3.2GHz. La frecuencia de su tarjeta integrada es de 1100 MHz.

Core i5-4670S. Funciona a 3.1GHz, pudiendo llegar a 3.8 GHz. Lafrecuencia de la tarjeta es de 1200 MHz.

Core i5-4570S. Funciona a 2.9GHz, alcanzando los 3.6 GHz. La frecuenciade la tarjeta es de 1150MHz.

Ultra bajo consumo

Core i5-4570T. Estamos ante un micro de 2.9GHz, que puede llegar a 3.6GHz. 4MB de cache de nivel tres y dos núcleos con hyperthread. Su TDPes de 35 Watios.

Core i5-4670T. Funciona a 2.3GHz, pudiendo llegar a 3.3 GHz en caso deusar el modo turbo. La frecuencia de la tarjeta 1200 y su TDP es de 45Watios.

Familia i7

Todos tienen 4 núcleos e hyperthread. 8 megas de cache de nivel tres.

Consumo normal

Todos tienen 84 Watios de TDP.

Core i7-4770. Funciona a 3.4GHz de velocidad base y a 3.9GHz gracias almodo turbo. Frecuencia de la tarjeta 1200 MHz.

Core i7-4770K. Funciona a 3.5GHz y 3.9 GHz en modo turbo. Pensadopara hacer overclocking la frecuencia de la tarjeta es de 1250 MHz.

Bajo consumo

Core i7-4770S. 3.1GHz en modo normal y 3.9GHz en modo turbo. 65w de TDP.También tiene una tarjeta funcionando a 1200 MHz.

Ultra bajo consumo

Todos vienen con la tarjeta a 1200MHz.

Core i7-4765T. 2GHz en modo normal y 3 GHz en modo turbo. 35w de TDP Core i7-4770T. Pasamos a 2.5GHz en modo normal y a 3.7Ghz en modo

turbo. 45w de TDP.

Procesadores Intel® Core™ de cuarta generación con chipset Intel® Q87(Anteriormente Shark Bay Desktop (Haswell + Lynx Point))

Los nuevos microprocesadores Intel Core de cuartageneración “Haswell” ofrecen arquitecturas CPU y GPU másrefinadas, un rendimiento por ciclo algo superior, mejorescaracterísticas de overclock, tecnología HyperThreading másinteligente, nuevos y modernos juegos de instrucciones, yuna arquitectura gráfica más sólida, compatible y optimizadapara el cómputo acelerado por GPU (API OpenCL),características superiores a las presentes en los ahora “viejospero aún efectivos” Core de tercera generación “Ivy Bridge”.

Estos procesadores se fabrican con tecnología de procesamiento de 22 nm contransistores 3-D Tri-Gate. Con un total de 1.400 millones de transistores en unasuperficie de encapsulado de tan solo 177mm2.Los desarrolladores tambiénpueden utilizar la memoria del código de corrección de errores (ECC) cuandociertos procesadores se usan con el chipset Intel® C226.

Gráficos HD Intel® 4600: Entrega capacidades de medios y gráficos de altorango para dispositivos de visualización de videos, gráficos en 2D y 3D ycontenido interactivo.

Extensiones vectoriales avanzadas Intel® 2: Acelera el desempeñoinformático de número entero y matriz para las aplicaciones de procesamientode señales e imágenes.

Nuevas instrucciones del estándar de encriptación avanzada Intel® (Intel®AES-NI): Compatible con la aceleración de hardware para la encriptación ydesencriptación de datos.

Intel® Flex E/S: Permite al usuario asignar de cuatro a seis puertos SATA de6,0 Gbps, de seis a ocho puertos PCI Express* generación 2.0 y de cuatro aseis puertos USB 3.0, en base a las necesidades de configuración.

Tecnología Intel® vPro™: Ofrece compatibilidad de hardware sin precedentespara funciones fundamentales de seguridad y administración.

Plataforma basada en el procesador Intel® Core™ y el chipset Intel® Q87 parasistemas inteligentes. Puede consultar el datasheeten: http://www.intel.la/content/www/xl/es/intelligent-systems/shark-bay/core-q87-chipset-is-brief.html

Hoja de datos de la familia Core de cuarta generación para equipos deescritorio, Vol. 1: http://www.intel.la/content/www/xl/es/processors/core/4th-gen-core-family-desktop-vol-1-datasheet.html

Hoja de datos de la familia Core de cuarta generación para equipos deescritorio, Vol. 2: http://www.intel.la/content/www/xl/es/processors/core/4th-gen-core-family-desktop-vol-2-datasheet.html

Especificaciones

Procesadores1, 2, 3, 4, 5, 6

Número deprocesador

Código depedido

Velocidadde reloj decaché

Alimentación Memoria Tecnologíasdelproducto

ProcesadorIntel®Core™ i7-4770S

CM8064601465504 Caché de 8M,hasta 3,90GHz

65 W Canal dobleDDR3/DDR3L1600 @ 1,5 V

Nuevasinstruccionesde AESIntel®(Intel® AES-NI), Intel®AVX,tecnologíaIntel® TurboBoost,

tecnologíaIntel® HT,tecnologíaIntel®vPro™

ProcesadorIntel®Core™ i7-4770TE

CM8064601538900 Caché de 8M,hasta 3,30GHz

45 W Canal dobleDDR3/DDR3L1600 @ 1,5 V

Intel AES-NI,Intel AVX,tecnologíaIntel TurboBoost,tecnologíaIntel HT,tecnologíaIntel vPro

ProcesadorIntel®Core™ i5-4570S

CM8064601465605 Caché de 6M,hasta 3,60GHz

65 W Canal dobleDDR3/DDR3L1600 @ 1,5 V

Intel AES-NI,Intel AVX,tecnologíaIntel TurboBoost,tecnologíaIntel HT,tecnologíaIntel vPro

ProcesadorIntel®Core™ i5-4570TE

CM8064601484301 Caché de 4M,hasta 3,30GHz

35 W Canal dobleDDR3/DDR3L1600 @ 1,5 V

Intel AES-NI,Intel AVX,tecnologíaIntel TurboBoost,tecnologíaIntel HT,tecnologíaIntel vPro,ECC opcional

Chipsets

Producto Código depedido

Encapsulado Alimentación Características

ChipsetIntel® Q87

DH82Q87 FCBGA 708 4,1W De cuatro a seis puertos SATA(de dos a cuatro SATA de 6,0Gbps); 14 puertos USB en total(de cuatro a seis USB 3.0); deseis a ocho puertos PCIExpress* generación 2.0;compatibilidad con la tecnología

Intel® vPro™

ChipsetIntel® C226

DH82C226 FCBGA 708 4,1W Compatible con ECC e Intel®AMT 9.0; de cuatro a seispuertos SATA de 6,0 Gbps; 14puertos USB en total (de cuatroa seis USB 3.0); de seis a ochopuertos PCI Express*ggeneración 2.0

En el mercado de sobremesa se encuentran también series de cuatro y dosnúcleos convencionales, todos dentro de las gamas Core i3 y Core i5, convariantes T y S con bajo consumo.

El rendimiento de Haswell

Las aplicaciones actuales no son capaces de aprovechar el potencial del nuevomicroprocesador, pero aun así consigue resultados ligeramente superiores a losde Ivy Bridge. Futuras aplicaciones optimizadas para los nuevos juegos deinstrucciones AVX 2.0 y FMA3 impulsaran el rendimiento del nuevo chip en hastaun 70%; factor que sumado a su mayor rendimiento en aplicaciones actuales,convierten a esta nueva generación de microprocesadores en una mejor elecciónque Ivy Bridge.

El socket LGA 1150

Todas las mejoras introducidas en Haswell requieren de cambios físicos yeléctricos, introducidos por Intel en el nuevo socket LGA 1150 que estrenan estosnuevos microprocesadores.

El nuevo socket LGA 1150 a diferencia de los anteriores y efímeros sockets LGA1155 (Ivy Bridge y Sandy Bridge) y LGA 1156 (Nehalem), tendrá un largo tiempode vigencia (hasta el 2016).

Diagrama en bloques

Este diagrama de bloque proporciona una descripción de las funciones,prestaciones y conectividad dentro de la plataforma de procesador Intel® indicada.Estos procesadores se basan en la microarquitectura de Intel® anteriormente

conocida como Haswell, fabricada en tecnología de procesamiento de 22 nm contransistores 3-D Tri-Gate.

Esta plataforma brinda excelente CPU, gráficos, desempeño de medios,flexibilidad y mejor seguridad que los procesadores Intel® Core™ de tercerageneración, lo que la hace ideal para una amplia gama de sistemas inteligentes.Los desarrolladores también pueden utilizar la memoria de ECC cuando ciertosprocesadores se usan con el chipset Intel® C226.

Nota: Luego de esta familia de cuarta generación, se pasa a la arquitectura"Skylake (Skymont)" de 14 y 10nm, en la que aparecerá la PCI Express 4.0 quepermitirá un flojo de información a una velocidad de 100 Gbps a partir de fines de2016.

De los procesadores de 22nm se sabe que su performance se incrementará en un37% y su consumo se reducirá más del 50%. Los 10nm del Skymont que esmenos de la mitad de tamaño consumirán la mitad también.

Otro dato interesante es que los actuales "Gulftown" de 32nm (entre ellos lasediciones extreme de i7) poseen 1170 millones de transistores. Los 22nmsuperarán los 2000 millones.

Aparte de PCI Express 4.0, otra tecnología que está por cumplir una nueva versiónes DDR, que a partir de 2012 tiene la versión 4. DDR4 corre a 2.133 y 2.667 MHzde forma estándar, y versiones especiales a los 3.200 MHz. Todo estoconsumiendo menos energía ya que necesitarán 1.2 voltios (DDR3 1.5v)

HyperTransport8

HyperTransport (HT), también conocido como Lightning Data Transport (LDT) esuna tecnología de comunicaciones bidireccional, que funciona tanto en serie comoen paralelo, y que ofrece un gran ancho de banda en conexiones punto a punto debaja latencia. Se publicó el 2 de abril de 2001. Esta tecnología se aplica en lacomunicación entre chips de un circuito integrado ofreciendo un enlace (ó bus)avanzado de alta velocidad y alto desempeño; es una conexión universal que estádiseñada para reducir el número de buses dentro de un sistema, suministrando unenlace de alto rendimiento a las aplicaciones incorporadas y facilitando sistemasde multiprocesamiento altamente escalables.

El HyperTransport Consortium es quien está llevando a cabo el desarrollo ypromoción de la tecnología HyperTransport. Esta tecnología es ampliamenteusada por las empresas AMD en procesadores x86 y chipsets; PMC-Sierra,Broadcom y Raza Microelectronics en microprocesadores; MIPS, NVIDIA, VIATechnologies y Silicon Integrated Systems en chipsets; HP, Sun Microsystems,IBM y Flextronics en servidores; Cray, Newisys, QLogic y XtremeData en sistemasinformáticos de alto rendimiento, y Cisco Systems en routers.

8 HyperTransport. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/HyperTransport

Existen cuatro versiones de HyperTransport -- 1.x, 2.0, 3.0 y 3.1 -- que puedefuncionar desde los 200MHz hasta 3.2GHz (mientras el bus PCI corre a 33 o 66MHz). También soporta tecnología DDR (o Double Data Rate), lo cual permitealcanzar un máximo de 5200 MT/s (2600MHz hacia cada dirección: entrada ysalida) funcionando a su máxima velocidad (2.6GHz).

Soporta conexiones auto-negociadas para determinar la velocidad. Su velocidadde transferencia máxima, utilizando líneas de 32 bits, tiene por cada uno de sus 2

buses un total de 20.8 GB/s (2.6GHz * (32bits / 8)), lo que supone la suma de41.6 GB/s en ambas direcciones, superando con creces cualquier otro estándar.Se pueden mezclar también enlaces de varios anchos en una sola aplicación (porejemplo 2x8 en vez de 1x16). Esto permite una velocidad de interconexión mayorentre la memoria principal y la CPU y una menor entre los periféricos que loprecisen. Además esta tecnología tiene mucho menos latencia que otrassoluciones.

HyperTransport está basada en paquetes. Cada uno de ellos consiste en unconjunto de palabras de 32 bits independientemente del ancho físico de laconexión. La primera palabra de un paquete es siempre una palabra de comando.Si un paquete contiene una dirección los últimos 8 bits de la palabra de comandoestarán enlazados con la siguiente palabra de 32 bits para formar una dirección de40 bits. Además se permite anteponer otra palabra de control de 32 bits cuando senecesite una dirección de 64 bits. Las restantes palabras de 32 bits en un paqueteformarán la información útil. Las transferencias, independientemente de sulongitud actual, estarán formadas siempre por múltiplos de 32 bits.

Los paquetes de HyperTransport entran en segmentos conocidos como tiemposbit. El número de tiempos bit necesarios depende del ancho de la interconexión.HyperTransport puede usarse para generar mensajes de gestión de sistemas,señales de interrupciones, expedir sondas a dispositivos adyacentes oprocesadores y E/S en general y hacer transacciones de datos. Normalmente sepueden usar dos tipos diferentes de comandos de escritura: avisados y no-avisados. Las escrituras avisadas no precisan una respuesta del destino. Sonusadas primordialmente para dispositivos con un gran ancho de banda comotráfico a Uniform Memory Access o transferencias de Acceso directo a memoria.Las escrituras no-avisadas precisan una respuesta del tipo "destino hecho". Lalectura también puede provocar que el receptor genere una respuesta.

Aplicaciones

El desarrollo de HyperTransport se hizo sobre la base de querer eliminar el FrontSide Bus (FSB). No fue hasta la versión 3.0 cuando varios fabricantes de chipsets

decidieron utilizar HyperTransport para sustituir el FSB con excelentes resultados.Ésta ha sido su implementación más famosa.

También ha dado grandes resultados en otras implantaciones, tales comointerconexiones entre microprocesadores MIPS, servidores, sistemas informáticosde alto rendimiento, y en routers y switches.

Implementaciones

AMD AMD64 y CPUs basadas en Direct Connect Architecture. SiByte CPUs MIPS de Broadcom CPUs MIPS de PMC-Sierra RM9000X2 ht_tunnel del proyecto OpenCores (licencia MPL) ATI Radeon Xpress 200 para el procesador AMD Chipsets NVIDIA nForce nForce Professional MCPs (Media and Communication Processor) Serie nForce 4 Serie nForce 500 Serie nForce 600 Serie nForce 700 Controlador de E/S HyperTransport ServerWorks (ahora Broadcom) HT-

2000 El Puente norte del IBM PowerPC G5 CPC925 y CPC945 Los procesadores multihilo Raza

HyperTransport e HyperThreading

El uso de las mismas siglas para su denominación (HT) ha llevado a generarconfusiones entre el público. No se deben confundir ya que ambas tecnologíasson completamente distintas. Muchas veces para referirse al HyperTransporttambién se utilizan las siglas HTT.

Especificaciones de frecuencias de HyperTransport

HyperThreading9

La tecnología HyperThreading tiene grandes capacidades de procesamiento yrapidez. Algunas de sus ventajas son: mejora el apoyo de código “multi-hilos”, quepermite ejecutar múltiples hilos simultáneamente, mejora de la reacción y eltiempo de respuesta.

De acuerdo con el primer informe de Intel, los Pentium 4 que incorporan estatecnología tienen un rendimiento entre un 15% y un 30% superior al de losprocesadores sin HyperThreading, y utilizan sólo un 5% más de recursos.

9 HyperThreading. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/HyperThreading

La tecnología HyperThreading tiene grandes capacidades de procesamiento yrapidez. Algunas de sus ventajas son: mejora el apoyo de código “multi-hilos”, quepermite ejecutar múltiples hilos simultáneamente, mejora de la reacción y eltiempo de respuesta.

De acuerdo con el primer informe de Intel, los Pentium 4 que incorporan estatecnología tienen un rendimiento entre un 15% y un 30% superior al de losprocesadores sin HyperThreading, y utilizan sólo un 5% más de recursos.

Criticas

ARM10 criticó la tecnología SMP por no ser eficiente energéticamente. Intel retirótemporalmente el hyperthreading de sus nuevos diseños pero los últimosprocesadores i3 e i7 la incorporan de nuevo.

Familias de procesadores Intel que incorporan la tecnología Hyper Threading:

Intel Pentium 4 Intel Pentium 4 Extreme Edition Intel Pentium D Extreme Edition Intel Pentium G400 (Algunos modelos) Intel Pentium G600 (Algunos modelos) Intel Celeron G400 Intel Celeron C800 Intel Core i3 Intel Core i3 Sandy Bridge Intel Core i5 Intel Core i5 Sandy Bridge Intel Core i5 Ivy Bridge Intel Core i7 Intel Core i7 Sandy Bridge Intel Core i7 Ivy Bridge Intel Core i7 Extreme Edition Intel Atom N270 Intel Atom N450 Intel Atom N550 Intel Atom N570 Intel Xeon MP Intel Xeon E3

10 ARM es una arquitectura RISC (Reduced Instruction Set Computer=Ordenador con Conjunto deInstrucciones Reducidas) de 32 bits desarrollada por ARM Holdings. Se llamó Advanced RISC Machine, yanteriormente Acorn RISC Machine. La arquitectura ARM es el conjunto de instrucciones de 32 bits másampliamente utilizado en unidades producidas. Fuente. ARM Cores Climb Into 3G Territory. MarkHachman, 2002.

Intel Xeon E5

Se pueden consultar todos los procesadores con HT en el enlace.http://ark.intel.com/search/advanced/?s=t&HyperThreading=true

Multiprocesamiento simétrico11

En computación, SMP (del inglés Symmetric Multi-Processing, en español"multiproceso simétrico") es un tipo de arquitectura de computadores en la quedos o más unidades de procesamiento comparten una única memoria central.

La arquitectura SMP (también llamada UMA, del inglés Uniform Memory Access,en español "acceso uniforme a memoria") se caracteriza por el hecho de quevarias unidades de procesamiento comparten el acceso a la memoria, compitiendoen igualdad de condiciones por dicho acceso, de ahí la denominación "simétrico".

Los sistemas SMP permiten que cualquier procesador trabaje en cualquier tareasin importar su localización en memoria; con un propicio soporte del sistemaoperativo, estos sistemas pueden mover fácilmente tareas entre los procesadorespara garantizar eficientemente el trabajo.

Una computadora SMP se compone de microprocesadores independientes que secomunican con la memoria a través de un bus compartido. Dicho bus es unrecurso de uso común. Por tanto, debe ser arbitrado para que solamente unmicroprocesador lo use en cada instante de tiempo. Si las computadoras con unúnico microprocesador tienden a gastar considerable tiempo esperando a quelleguen los datos desde la memoria, SMP empeora esta situación, ya que hayvarios parados en espera de datos.

11 Multiprocesamiento simétrico. Recuperado el 29 de marzo de 2013.http://es.wikipedia.org/wiki/Multiprocesamiento_sim%C3%A9trico

Conceptos relacionados

Arquitectura NUMA

“NUMA (Non-Uniform Memory Access, "acceso a memoria no uniforme") es undiseño de memoria utilizado en multiprocesamiento donde la memoria se accedeen posiciones relativas de otro proceso o memoria compartida entre procesos.Bajo NUMA, un procesador puede acceder a su propia memoria local de formamás rápida que a la memoria no local (memoria local de otro procesador omemoria compartida entre procesadores).

Limitar el número de accesos a memoria es la clave de un alto rendimiento en unordenador moderno. Para los procesadores esto significa el incremento de altavelocidad de la memoria caché y el uso de algoritmos más sofisticados para evitarlos errores de caché. Aunque el drástico aumento del tamaño de los sistemasoperativos y las aplicaciones que se ejecutan en ellos han abrumado las mejorasdel procesamiento de la caché. Los sistemas de multiprocesamiento12 hacen que

12 Multiprocesamiento o multiproceso es tradicionalmente conocido como el uso de múltiples procesosconcurrentes en un sistema en lugar de un único proceso en un instante determinado. Como la multitarea quepermite a múltiples procesos compartir una única CPU, múltiples CPUs pueden ser utilizados para ejecutarmúltiples hilos dentro de un único proceso.

El multiproceso para tareas generales es bastante difícil de conseguir debido a que puede haber variosprogramas manejando datos internos (conocido como estado o contexto) a la vez. Los programas típicamentese escriben asumiendo que sus datos son incorruptibles. Sin embargo, si otra copia del programa se ejecuta enotro procesador, las dos copias pueden interferir entre sí intentando ambas leer o escribir su estado al mismotiempo. Para evitar este problema se usa una variedad de técnicas de programación incluyendo semáforos y

el problema sea peor. Ahora el sistema debe bloquear varios procesadores a lavez, porque solo un procesador puede acceder a la memoria a la vez.

NUMA intenta resolver este problema ofreciendo memoria distribuida para cadaprocesador, evitando así que afecte al rendimiento del sistema cuando variosprocesadores intentan acceder a la misma memoria. Para los problemas de lapropagación de datos (comunes en servidores y aplicaciones similares), NUMApuede mejorar el rendimiento utilizando una única memoria compartida por unfactor de aproximadamente el número de procesadores (o separando bancos dememoria).”13

“Multiproceso simétrico, una de las formas más fáciles y baratas de aumentar elrendimiento del hardware es poner más de una CPU en la placa. Esto se puederealizar haciendo que CPUs diferentes tengan trabajos diferentes (multiprocesoasimétrico) o haciendo que todos se ejecuten en paralelo, realizando el mismotrabajo (multiproceso simétrico o SMP). El hacer multiproceso asimétrico requiereun conocimiento especializado sobre las tareas que la computadora debe ejecutar,que no es fácilmente discernible en un sistema operativo de propósito generalcomo Linux. En cambio el multiproceso simétrico es relativamente fácil deimplementar.

En un entorno de multiproceso simétrico, las CPU comparten la misma memoria, ycomo resultado, el código que corre en una CPU puede afectar a la memoriausada por otra. No se puede estar seguro de que una variable que se ha

otras comprobaciones y bloqueos que permiten a una sola copia del programa cambiar de forma exclusivaciertos valores. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/Multiprocesamiento

13 NUMA. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/NUMA

establecido a un cierto valor en la línea anterior todavía tenga el mismo valor; laotra CPU puede modificar el valor de la variable. No es posible programar algo deesta manera.

En la figura mostrada, sobre el tema del HSA, busca unificar el espacio de desarrollo de la CPU yla GPU, en la que ambas se puedan programar como si fuese una sola entidad a ojos delprogramador, esta transición la empezó AMD en la arquitectura GCN al hacer que soportasememoria virtual y fuese compatible con el direccionamiento de memoria de la arquitectura x86 contal de unificar el acceso a la memoria desde un mismo elemento en un futuro, por el momento setiene el espacio de direcciones unificado pero no se tiene el acceso a la memoria unificado yprecisamente, el acceso a la memoria unificado es la base para el HSA completo.

Mirando la última APU de AMD en el mercado, conocida como Kabini, se observa como esta utilizaarquitectura Jaguar en la CPU y arquitectura GCN en su GPU (como las APU/SoC de PS4 y XboxOne), por lo que el futuro Kaveri de AMD soportará HSA completo, pero AMD no ha dadoinformación de la arquitectura del mismo. Fuente de consulta.http://josepjroca.wordpress.com/2013/07/01/true-lies/

En el caso de la programación de procesos esto no suele ser un problema,porque un proceso normalmente sólo se ejecutará en una CPU a la vez. El núcleo,sin embargo, podría ser llamado por diferentes procesos ejecutándose en CPUsdiferentes.

En la versión 2.0.x del núcleo de Linux, esto no es un problema porque el núcleoentero está en un gran “spinlock”. Esto significa que si una CPU está dentro delnúcleo y otra CPU quiere entrar en él, por ejemplo por una llamada al sistema,

tiene que esperar hasta que la primera CPU haya acabado. Esto es lo que hace elSMP en Linux; es seguro, pero ineficiente.”14

Latencia15

En redes informáticas de datos se denomina latencia a la suma de retardostemporales dentro de una red. Un retardo es producido por la demora en lapropagación y transmisión de paquetes dentro de la red.

Otros factores que influyen en la latencia de una red son:

El tamaño de los paquetes transmitidos. El tamaño de los buffers dentro de los equipos de conectividad. Ellos

pueden producir un Retardo Medio de Encolado.

Hay latencia en tecnologías de uso musical, como los transformadores de mp3 avinilos analógicos. Siempre el traspaso de información de un mecanismo a otro vaa sufrir este retardo, que normalmente está estimado en milisegundos (1/1,000 s)en algunos casos pequeño, en otro más notorio. La latencia en el sentido del audiodigital está directamente relacionada con la tarjeta de audio, esto se debe a quedicha tarjeta no es compatible con ASIO (Audio Stream Input Output).

Un punto muy importante es que siempre va a haber cierta latencia, aun cuandose hable de latencia cero, la cuestión es que esta es imperceptible (3 ms aprox.)En general se refiere al tiempo que dura en llegar una acción desde su punto deinicio hasta su "punto de fuga", es decir cuando la acción se consuma.

Se denominan latencias de una memoria RAM a los diferentes retardosproducidos en el acceso a los distintos componentes de esta última. Estosretardos influyen en el tiempo de acceso de la memoria por parte de la CPU, elcual se mide en nanosegundos (10-9 s).

Resulta de particular interés en el mundo del overclocking el poder ajustar estosvalores de manera de obtener el menor tiempo de acceso posible.

Estructura física de la memoria

La memoria está compuesta por un determinado número de celdas, capaces dealmacenar un dato o una instrucción y colocadas en forma de tablero de ajedrez.En lugar de tener 64 posibles posiciones donde colocar piezas, tienen n

14 Multiprocesamiento simétrico. Recuperado el 29 de marzo de 2013.http://es.wikipedia.org/wiki/Multiprocesamiento_sim%C3%A9trico

15 Latencia. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/Latencia

posiciones. No solo existe un "tablero" sino que existen varios, de esta forma laestructura queda en forma de tablero de ajedrez tridimensional.

Acceso a memoria

Cuando se desea acceder a la memoria, es imprescindible indicar el número detablero, el número de fila dentro del tablero, y el número de columna o celdadentro de esa fila, en ese orden.

El tiempo que tarda la memoria en colocarse en la posición necesaria esrelativamente pequeño, sin embargo son tantos los datos e instrucciones que sealmacenan en la memoria, que al final el proceso puede llegar a hacerse lento.

Debido al que se van a leer/escribir muchas cosas de/en la memoria, se necesitaun sistema que lea muchas celdas al mismo tiempo, sin transportar los datos dedichas celdas y a continuación, transportar todos los datos a la vez (dato oinstrucción ya que es lo único que se almacena en la memoria). Este sistema deleer muchas celdas y después transportar es conocido como bus a ráfagas oburst.

Si por cada celda que se leyese, el dato/instrucción se transportara a su destino, lalectura/escritura de memoria sería un proceso demasiado lento.

Tipos de latencia

Existen varios tipos de latencias en las memorias, sin embargo, las másimportantes son:

CAS: indica el tiempo que tarda la memoria en colocarse sobre una columna ocelda.

RAS: indica el tiempo que tarda la memoria en colocarse sobre una fila. ACTIVE: indica el tiempo que tarda la memoria en activar un tablero.

PRECHARGE: indica el tiempo que tarda la memoria en desactivar un tablero.

Lectura o escritura de memoria

El proceso a seguir cuando se desea leer o escribir en la memoria será elsiguiente:

Mandar una señal para activar el tablero y esperar a que termine el tiempode activación (latencia ACTIVE).

Mandar una señal para saber cuál es la fila en la que se debe posicionar yesperar a su latencia (latencia RAS).

Mandar una señal para saber cuál es la columna o celda donde se debeposicionar y esperar (latencia CAS).

Tiempo de espera

El tiempo que tarda la memoria en proporcionar el dato, es la suma de las treslatencias: ACTIVE, RAS y CAS.

Como se comenta anteriormente, antes de enviar el dato/instrucción a donde debair, se deben leer varias celdas de memoria, por lo tanto hay que pasar de unacelda a otra, e ir esperando su correspondiente latencia CAS.

Si cada tablero tiene, por ejemplo 64 celdas, y se van a leer 20 posiciones, laslatencias totales a esperar son:

1 X ACTIVE (ya que se leen menos de 64 celdas, que son las que tiene eltablero completo)

3 X RAS (ya que cada fila tiene 8 posiciones) 20 X CAS (ya que se van a leer 20 celdas)La latencia más importante, como queda patente, es la latencia CAS, y cuantomenor sea esta, mejor rendimiento tendrá el ordenador en general.

Tiempo real

Sea una placa base con Front Side Bus16 o FSB a 200 MHz. El tiempo de cadaciclo de reloj es:

F = 1 / T --> 200 * 106 = 1 / T -->

16 El front-side bus, también conocido por su acrónimo FSB (del inglés literalmente "bus de la parte frontal"),es el tipo de bus usado como bus principal en algunos de los antiguos microprocesadores de la marca Intelpara hablar con el circuito integrado auxiliar o chipset. Ese bus incluye señales de datos, direcciones ycontrol, así como señales de reloj que sincronizan su funcionamiento. En los nuevos procesadores de Intel,desde Nehalem, y hace tiempo en los de AMD se usan otros tipos de buses como el Intel QuickPathInterconnect y el HyperTransport respectivamente.

Fuente Front-side bus. Recuperado el 29 de marzo de 2013. http://es.wikipedia.org/wiki/Front_Side_Bus

T = 1 / 200 * 106 --> T = 5 * 10-9s = 5ns= 5 nanosegundos

NOTA: las antiguas memorias RAM que empleaban los Pentium I eran de 70 ns,las EDO que eran las mismas un poco evolucionadas eran de 60 ns, así se puedecalcular bastante fácilmente el fsb de aquellos sistemas. Las primeras SDRAMque aparecieron, las PC 100, eran de 10 ns, evidentemente el fsb de aquellossistemas era de 100 MHz.

En función de la calidad de las memorias, sus latencias serán mejores o peores.

En la imagen se ve que la memoria tarda 12.5 ns en hacer el CAS, si se cogen 3ciclos (latencia CAS 3) sobran 2.5 ns 2.5 en 15 es mucho el 16.6%, y más aunteniendo en cuenta que se hacen muchísimos accesos a memoria, por lo tanto,cuanto más tiempo se ahorre mejor.

Al hacer uso de la memoria DDR, se puede emplear tanto el flanco de subidacomo el de bajada para terminar la latencia, de modo que empleando CAS 2.5este ejemplo sería óptimo.

Latencias vs FSB (caso práctico)

La diferencia de latencia es algo muy apreciable (en especial la latencia CAS) a lahora de medir el rendimiento del ordenador, ya que cuando se accede a memoriatanto para leer como para escribir se tiene que esperar por ella. Por cada celda deltablero que se lea, hay que esperar la latencia CAS, por cada fila completa alRAS, y por cada tablero diferente las ACTIVE y PRECHARGE (a veces sesolapan). Se lee/escribe por ráfagas, pero en cada ráfaga se espera ‘x’ veces aCAS, ‘y’ veces RAS, siendo X = Y2, ACTIVE, PRECHARGE, etc.

Por otra parte cuanto más alto sea el FSB, más rendimiento se obtiene. Aunque esuna verdad a medias. Las latencias son inversamente proporcionales a lavelocidad del bus FSB/HTT, es decir, cuanto mayor FSB maneje el sistema, peorlatencia manejará y viceversa.

En la figura se observan dos sistemas: uno con un FSB de 100 MHz (izquierda) yotro, con un FSB de 200 MHz (derecha), al tener el doble de frecuencia tenemosque en el mismo tiempo se hacen el doble de ciclos, de ahí que a la derecha esténlas “ondas” mucho más comprimidas. En ambos casos se emplea la mismamemoria, que tarda una tiempo en hacer el acceso CAS. Este tiempo estámarcado con una línea verde. La escala de tiempo en ambos casos esexactamente la misma, así que la línea verde será en ambos casos exactamenteigual.

Para el sistema de la izquierda, se puede ver que el CAS de la memoria es de casi2 ciclos, para redondear, hay que redondear hacia arriba para darle tiempo a que

termine, sobrará un poco, sin embargo, para el caso de la derecha, el CAS seríade 3.

En el último dibujo se ve que en la parte de la izquierda se pierde un poco detiempo desde que se termina el CAS hasta que termina su latencia. Se ve eltiempo desperdiciado abajo a la derecha en color azul claro. Lo mismo pasa en elsistema del dibujo de la derecha. Pero en este caso es más tiempo (La escalatemporal, eje de las abscisas, es el mismo en ambos casos, por lo tanto el tiempoes mayor a la derecha).

En principio se podría pensar que aunque se pierda un poco más en un lado queen el otro, como el fsb es bastante superior en un lado que en el otro, seguro quees más rápido aun perdiendo un poco de tiempo en el CAS. A continuación sedemuestra que esto no es cierto en todos los casos:

Un sistema a 133 MHz y otro a 200 MHz, y empleando la misma, exactamente lamisma memoria en ambos casos. El tiempo que tarda en ejecutarse un ciclo:

1/133 * 106 = 7.5 * 10-9 = 7.5 ns 1/200 * 106 = 6 * 10-9 = 6 nsUn ciclo en el sistema con bus a 200 MHz tarda 6 nanosegundos en ejecutarse y7.5 nanosegundos en el sistema con bus a 133 MHz.

Suponiendo que la memoria funciona en ambos sistemas con las siguienteslatencias:

Sistema 133 MHz --> 2 – 2 – 2 – 5 --> CAS, RAS, PRECHARGE y ACTIVE Sistema 200 MHz --> 3 – 2 – 2 – 5 --> CAS, RAS, PRECHARGE y ACTIVE

Los tiempos que se tardaría en cada caso serían los siguientes:

Sistema 133 MHz

(2 * 7.5) + (2 * 7.5) + (2 * 7.5) + (5 * 7.5) = 15 + 15 + 15 + 37.5 = 82.5 ns

Sistema 200 MHz

(3 * 6) + (2 * 6) + (2 * 6) + (5 * 6) = 18 + 12 + 12 + 30 = 72 ns

Hasta aquí parecería que salen mal las cuentas ya que el sistema con bus a 200MHz tarda menos tiempo, 72 ns frente a 82.5 nsSin embargo, suponiendo que el tablero de la memoria es de 100 filas por 100columnas las cosas cambian.

Hay que recordar que la latencia CAS se ejecuta tantas veces como columnashaya, en este caso, 100 veces por cada vez que se ejecuta cambio de fila (RAS),por lo tanto, el cálculo justo, suponiendo que hay que leer en una ráfaga justo unafila entera quedaría de la siguiente manera:

Sistema 133 MHz

[100 * (2 * 7.5)] + (2 * 7.5) + (2 * 7.5) + (5 * 7.5) =(15 * 100) + 15 + 15 + 37.5 = 1500 ns + 67.5 ns = 1567.5 ns

Sistema 200 MHz

[100 * (3 * 6)] + (2 * 6) + (2 * 6) + (5 * 6) =(18 * 100) + 12 + 12 + 30 = 1800 ns + 54 ns = 1854 ns

Este sería un caso extremo, que justo haya que leer una fila entera y no hubieraque hacer ni un solo salto de fila (RAS) ni cambios de tablero. Aunque aun asípodría seguir siendo óptimo el caso del sistema con bus a 133.Con ese cálculo queda clara la importancia de la latencia CAS con respecto a lasdemás, y la importancia de las latencias con respecto al bus FSB/HTT.

Front-side bus

El front-side bus, también conocido por su acrónimo FSB (del inglés literalmente"bus de la parte frontal"), es el tipo de bus usado como bus principal en algunos delos antiguos microprocesadores de la marca Intel para hablar con el circuitointegrado auxiliar o chipset. Ese bus incluye señales de datos, direcciones ycontrol, así como señales de reloj que sincronizan su funcionamiento. En losnuevos procesadores de Intel, desde Nehalem, y hace tiempo en los de AMD seusan otros tipos de buses como el Intel QuickPath Interconnect y elHyperTransport respectivamente.

Velocidad de componentes relacionados

La frecuencia de trabajo del microprocesador se obtiene como resultado demultiplicar la Chancla de reloj del FSB (en megahercios, no en MT/s) por un factormultiplicador. Este factor multiplicador, así como la frecuencia pasada la media

noche de reloj del FSB pueden alterarse a través de la configuración de la placabase, generalmente a través de la BIOS, permitiendo así el overclocking. El anchode banda del FSB depende de su tamaño de palabra (si es de 16, 32 o 64 bits), sufrecuencia de reloj medida en megahercios y el número de transferencias querealiza por ciclo de reloj. Por ejemplo, un FSB de 32 bits de ancho (4 bytes),funcionando a 100 MHz y que realice 4 transferencias por cada ciclo, ofrece unmáximo teórico de 1600 megabytes por segundo. Dando así al bus una velocidadde 1.6Ghz p/s esto hace que el bus que va al Disco Duro sea unas 32 veces másrápido e incluso 64.

Por otra parte si se usa la tecnología Quad Data Rate, si el bus funciona a 100MHz de señal de reloj, en cada ciclo de reloj hay cuatro transferencias de datos.Se dice entonces que el bus funciona a 400 MT/s, y su ancho de banda seexpresa mediante la siguiente fórmula:

4 bytes x 100 MHz x 4 = 1600 MB/s

Back-side bus

Algunas computadoras tienen una memoria caché L2 o L3 externa a la propiaCPU conectados mediante un back side bus (literalmente bus trasero o bus de laparte de atrás). El acceso a la memoria caché, conectada a este bus, es másrápido que el acceso a la memoria de acceso aleatorio por el FSB. En laactualidad, la caché L2, ha sido directamente incluida en el chip delmicroprocesador, junto con la caché L1.

Historia y futuro

El FSB empezó a formar parte de la arquitectura de computadoras estándar desdeque las aplicaciones requieren más memoria de la que el procesador podríaretener.Los más modernos FSB se utilizan a modo de conexión exclusiva principal entre launidad central de procesamiento y el circuito integrado auxiliar. Éste(generalmente compuesto por el trabajo en conjunto del puente norte onorthbridge y el puente sur o southbridge) es el encargado de interconectar elresto de buses del sistema. Los buses como PCI, PCI Express, y buses dememoria se comunican con el chipset para permitir el correcto flujo de datos entrelos diferentes dispositivos. Generalmente estos buses secundarios funcionan auna velocidad derivada de la velocidad del FSB.

Pese a la solución que dio al problema, siempre se ha pensado en que el FSBdebería ser una tecnología con tendencia a desaparecer. Empresas como AMD

siempre han criticado el FSB, ya que limita mucho las capacidades reales de unsistema generando mucha latencia y un tiempo de respuesta mayor, creando unauténtico cuello de botella para el resto de dispositivos. No fue hasta 2001 y laaparición de la tecnología HyperTransport cuando se pudo diseñar una tecnologíacapaz de reemplazar el uso del FSB. Actualmente empresas fabricantes dechipsets como NVIDIA, Silicon Integrated Systems o VIA Technologies, ya hancomenzado a eliminar el uso del FSB sustituyéndolo con la versión 3.0 deHyperTransport.