Metodología de Diseño de Circuitos Integrados Digitales

METODOLOGIA DE DISEÑO DE

CIRCUITOS INTEGRADOS

DIGITALES

MANUEL JESÚS BELLIDO DÍAZANGEL BARRIGA BARROS

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

➥ INTRODUCCIÓN

➥ METODOLOGÍA DE DISEÑO

➥ TÉCNICAS DE IMPLEMENTACIÓN DE CID

➥ COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN

GUIÓN DEL TEMA


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ DEFINICIÓN DE CIRCUITO INTEGRADO

◗ MICROCIRCUITO ELECTRÓNICO IMPLEMENTADO EN UNA PASTILLA DE

MATERIAL SEMICONDUCTOR Y COMPUESTO BÁSICAMENTE POR DOS TIPOS DE

COMPONENTES: TRANSISTORES Y CONEXIONES

◗ QUEDA CARACTERIZADO POR UN PROCESO TECNOLÓGICO

❑ PROCESO TECNOLÓGICO

◗ PROCESO MEDIANTE EL QUE SE FABRICA EL CIRCUITO INTEGRADO. CONSTA

DE UN CONJUNTO DE PROCESOS QUÍMICOS REALIZADOS SOBRE LA OBLEA DE

MATERIAL SEMICONDUCTOR (P.EJ., ATACADOS, IMPLANTACIONES,

DEPOSICIONES DE MATERIAL, OXIDACIONES, LITOGRAFÍAS, ETC.) TRAS LOS

CUALES SE OBTIENE COMO RESULTADO EL CIRCUITO INTEGRADO.

◗ CADA UNO DE LOS PROCESOS QUÍMICOS SE APLICA SOBRE LA OBLEA

INTERPONIENDO A ESTA UNA DETERMINADA MÁSCARA QUE SELECCIONA

SOBRE QUE PARTES DE LA OBLEA DEBE REALIZARSE DICHO PROCESO.

INTRODUCCIÓN

ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ PASOS DEL PROCESO DE FABRICACIÓN DEUN INVERSOR CMOS

INTRODUCCIÓN: PROCESO DE FABRICACIÓN

ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ PUNTO DE PARTIDA DE LA FABRICACIÓNDE CIRCUITOS INTEGRADOS: EL LAYOUT

◗ LAYOUT: PATRONES GEOMÉTRICOS DEL CONJUNTO DE

CAPAS QUE CARACTERIZAN A UN DETERMINADO

PROCESO TECNOLÓGICO

INTRODUCCIÓN


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ OBJETIVO DEL PROCESO DE DISEÑO DE CID:

◗ OBTENER UN LAYOUT QUE RESPONDA A LAS ESPECIFICACIONES DE

FUNCIONAMIENTO DEL SISTEMA DIGITAL QUE SE PRETENDE DISEÑAR Y, QUE

EN LA MEDIDA DE LO POSIBLE, ESTE LIBRE DE ERRORES.

❑ CARACTERÍSTICA BÁSICA DE LOS PROCESOS TECNOLÓGICOSACTUALES:

◗ ALTA DENSIDAD DE INTEGRACIÓN. CIRCUITOS INTEGRADOS TIPO VLSI.

.

INTRODUCCIÓN


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ CARACTERÍSTICA BÁSICA DE LOS PROCESOS TECNOLÓGICOS

ACTUALES:

◗ PERMITEN INCORPORAR SISTEMAS DIGITALES MUY COMPLEJOS EN UN ÚNICO

CHIP.

❑ CARACTERÍSTICAS DEL PROCESO DE DISEÑO DE CID:

◗ GRAN COMPLEJIDAD EN EL DISEÑO.

◗ NECESIDAD DE ESTABLECER UNA METODOLOGÍA PARA DESARROLLAR EL

PROCESO DE DISEÑO CORRECTAMENTE.

❑ CONDICIONANTES DE LA METODOLOGÍA DE DISEÑO:

◗ REQUERIMIENTOS DE LOS PRODUCTOS ELECTRÓNICOS.

◗ TÉCNICAS DE IMPLEMENTACIÓN DE CID

◗ HERRAMIENTAS SOFTWARE DISPONIBLES PARA REALIZAR EL DISEÑO

INTRODUCCIÓN


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

➥ INTRODUCCIÓN


● NIVELES DE DESCRIPCCIÓN

• NIVEL DE ARQUITECTURA• NIVEL DE TRANSFERENCIA ENTRE REGISTROS• NIVEL DE CONMUTACIÓN• NIVEL GEOMÉTRICO

● MÉTODO “TOP-DOWN”

● VERIFICACIÓN

● SÍNTESIS AUTOMÁTICA Y ENTORNOS INFORMATICOS DE

AYUDA AL DISEÑO



GUIÓN DEL TEMA


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ NIVELES DE DESCRIPCCIÓN:

NIVEL ARQUITECTURAL

NIVEL DE TRANSFERENCIA ENTRE REGISTROS

NIVEL DE CONMUTACIÓN

NIVEL GEOMÉTRICO

METODOLOGÍA DE DISEÑO


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ ENTRADA: ESPECIFICACIONES DEL SISTEMA DIGITAL QUE SE VA ADISEÑAR

❑ DISEÑO ARQUITECTURAL:

◗ REPRESENTACIÓN ESTRUCTURAL A NIVEL DE BOQUES FUNCIONALES

◗ DESCRIPCIÓN DEL COMPORTAMIENTO IDENTIFICANDO LA OPERACIÓN DE

CADA UNO DE LOS BLOQUES DE LA REPRESENTACIÓN ESTRUCTURAL

✷ BLOQUES FUNCIONALES:

❍ UNIDADES DE MEMORIA, INTERFASES DE ENTRADA-SALIDA, UNIDADES DE

PROCESADO, UNIDADES DE CONTROL.

✷ EJEMPLO DE DISEÑO EN EL NIVEL ARQUITECTURAL

❍ ESPECIFICACIÓN DEL SISTEMA DIGITAL: SISTEMA COMPUTADOR QUE PUEDA

EJECUTAR PROGRAMAS SIMPLES CON OPERACIONES DE SUMA, RESTA Y

ALMACENAMIENTO DE DATOS DE UNA MEMORIA, EN LA QUE TAMBIÉN ESTA

ALMACENADO EL PROGRAMA

METODOLOGÍA DE DISEÑO: NIVEL ARQUITECTURAL


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

METODOLOGÍA DE DISEÑO: NIVEL ARQUITECTURAL

CS1: REPRESENTACIÓN ESTRUCTURAL

CS1: REPRESENTACIÓN FUNCIONAL

RI

UNIDAD DECONTROL

UNIDAD DEDATOS

MEMORIA

XSXS

MNEMÓNICO INSTRUCCIÓN

STOP 0 0 - - - - - -

ADD($A) 0 1 A A A A A A

SUB($A) 1 0 A A A A A A

STA($A) 1 1 A A A A A A


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ ENTRADA: DISEÑO ARQUITECTURAL

❑ DISEÑO DE TRANSFERENCIA ENTRE REGISTROS:

◗ REPRESENTACIÓN ESTRUCTURAL DE CADA UNO DE LOS SUBSISTEMAS A

NIVEL DE COMPONENTES RT.

◗ DESCRIPCIÓN DEL COMPORTAMIENTO IDENTIFICANDO LA TRANSFERENCIA DE

DATOS ENTRE LOS REGISTROS QUE PERMITEN REALIZAR LAS OPERACIONES

DEL SISTEMA

✷ COMPONENTES RT:

❍ DE ALMACENAMIENTO DE DATOS: REGISTROS, CONTADORES, PALABRAS DE

UNA MEMORIA, ETC

❍ DE PROCESAMIENTO DE DATOS: SUMADORES, ALU, MULTIPLEXORES, ETC

❍ DE CONEXIÓN DE COMPONENTES: BUSES DE DATOS, BUSES DE CONTROL

METODOLOGÍA DE DISEÑO: TRANSFERENCIA ENTRE REGISTROS (RT)

ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ CS1: REPRESENTACIÓN ESTRUCTURAL

❑ CS1: REPRESENTACIÓN FUNCIONAL

STOP ADD($A) SUB($A) STA($A)

MAR PC MAR PC MAR PC MAR PC

IR RAMPC PC + 1

IR RAMPC PC + 1

IR RAMPC PC + 1

IR RAMPC PC + 1

NOP MAR IR MAR IR MAR IR

T RAM T RAM RAM AC

AC AC + T AC AC - 1

METODOLOGÍA DE DISEÑO: TRANSFERENCIA ENTRE REGISTROS


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ ENTRADA: DISEÑO RT

❑ DISEÑO DE CONMUTACIÓN:

◗ CIRCUITO DIGITAL CONSTRUIDO CON PUERTAS LÓGICAS Y BIESTABLES.

◗ OPERACIÓN ANIVEL DE BITS EN VEZ DE DATOS. SE MANEJAN SEÑALES EN VEZ

DE BUSES.

◗ DESCRIPCCIÓN DEL COMPORTAMIENTO A NIVEL DE TABLAS DE ESTADO

(ELEMENTOS SECUENCIALES) O TABLAS DE VERDAD (ELEMENTOS

COMBINACIONALES).

METODOLOGÍA DE DISEÑO: NIVEL DE CONMUTACIÓN


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

METODOLOGÍA DE DISEÑO: NIVEL DE CONMUTACIÓN

❑ CS1: DISEÑO DEL REGISTR MAR

TPC TIR Qi

0 0 qi0 1 IRi1 0 PCi1 1

CAN_0

N_1

SEL

SAL


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ ENTRADA: DISEÑO A NIVEL DE PUERTAS LÓGICAS

❑ DISEÑO GEOMÉTRICO:

◗ OBTENCIÓN DEL LAYOUT: PATRÓN GEOMÉTRICO DEL CONJUNTO DE CAPAS

QUE PERTENECEN A UN DETERMINADO PROCESO TECNOLÓGICO.

◗ EL LAYOUT FINAL DEPENDE FUERTEMENTE DE LA TÉCNICA DE

IMPLEMENTACIÓN UTILIZADA PARA FABRICAR EL CIRCUITO INTEGRADO.

◗ TAREAS BÁSICAS DE CONSTRUCCIÓN DEL LAYOUT:.

• CONSTRUCCIÓN DE LAS CELDAS DE LOS COMPONENTESLÓGICOS

• COLOCACIÓN DE LAS CELDAS (PLACEMENT)• CONEXIONADO DE CELDAS (ROUTING)

METODOLOGÍA DE DISEÑO: NIVEL GEOMÉTRICO


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

SREPRESENTACIONES ESTRUCTURALES Y DESCRIPCIONES DE COMPORTAMIENTO

NIVEL ARQUITECTURAL



NIVEL GEOMÉTRICO

METODOLOGÍA DE DISEÑO: MÉTODO TOP-DOWN


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

DESCRIPCIONES FÍSICAS

NIVEL ARQUITECTURAL



NIVEL GEOMÉTRICO

METODOLOGÍA DE DISEÑO: MÉTODO BOTTOM-UP


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

METODOLOGÍA DE DISEÑO: MÉTODO TOP-DOWN

NIVEL ARQUITECTURAL



NIVEL GEOMÉTRICO

VERIFICACIÓN

VERIFICACIÓN

VERIFICACIÓN

VERIFICACIÓN

ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ NIVEL ARQUITECTURAL:

◗ ANÁLISIS FUNCIONAL DE LA

ARQUITECTURA PARA COMPROBAR QUE

SE AJUSTA A LAS ESPECIFICACIONES DEL

SISTEMA.

❑ NIVEL DE TRANSFERENCIA ENTREREGISTROS:

◗ ANÁLISIS DEL COMPORTAMIENTO DEL

DISEÑO CICLO DE RELOJ A CICLO DE

RELOJ PERO SIN INCLUIR LOS RETRASOS

DE PROPAGACIÓN DE LOS COMPONENTES

DEL SISTEMA.

❑ NIVEL DE CONMUTACIÓN:

◗ ANÁLISIS DE DISEÑO INCLUYENDO YA

LOS RETRASOS DE PROPAGACIÓN DE LOS

DISPOSITIVOS QUE FORMAN PARTE DEL

SISTEMA.

❑ NIVEL GEOMÉTRICO:

◗ CHEQUEO DE REGLAS DE DISEÑO Y

ELÉCTRICAS.

◗ EXTRACCIÓN Y COMPARACIÓN CON EL

NIVEL LÓGICO.

◗ PROCESO DE BACK-ANNOTATION

METODOLOGÍA DE DISEÑO: VERIFICACIÓN


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ SÍNTESIS AUTOMÁTICA: PERMITEN RECORRER DE FORMA

AUTOMÁTICA TODO EL PROCESO DE DISEÑO

◗ ENTRADA: ESPECIFICACIONES DEL SISTEMA.

◗ SALIDA: LAYOUT FINAL

❑ ENTORNOS INFORMÁTICOS DE AYUDA AL DISEÑO DE CID

◗ HERRAMIENTAS DE SÍNTESIS Y VERIFICACIÓN DE LOS DIFERENTES NIVELES.

◗ LENGUAJES DE DESCRIPIÓN DE HARDAWARE (HDL‘s)

◗ HERRAMIENTAS MÁS USUALES:

• SÍNTESIS LÓGICA• SIMULADORES FUNCIONALES• SIMULADORES LÓGICO-TEMPORALES• SÍNTESIS DE LAYOUT• EDITORES Y GENERADORES DE LAYOUT• CHEQUEADORES DE REGLAS• EXTRACTORES DE LAYOUT• COMPARADORES LÓGICOS

METODOLOGÍA DE DISEÑO: HERRAMIENTAS DE CAD


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

➥ INTRODUCCIÓN



● FULL-CUSTOM

● SEMI-CUSTOM

• CELDAS ESTÁNDARES• MATRIZ DE PUERTAS

● DISPOSITIVOS PROGRAMABLES: FPGA‘s


GUIÓN DEL TEMA


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ DISEÑO COMPLETAMENTE A MEDIDA:

◗ CONSTRUCCIÓN DEL ESQUEMÁTICO A NIVEL DE TRANSISTORES.

◗ CONSTRUCCIÓN DEL LAYOUT.

TÉCNICAS DE IMPLEMENTACIÓN: FULL-CUSTOM


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S


NIVEL DE TRANSISTORES

VERIFICACIÓN

VERIFICACIÓN

NIVEL GEOMÉTRICO

VERIFICACIÓN



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ DISEÑO DEL MULTIPLEXOR 2:1

❑ VERIFICACIÓN DEL MULTIPLEXOR 2:1



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ DISEÑO DEL MULTIPLEXOR 2:1

AREA DEL DISEÑO:670µM2



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ VENTAJAS:

◗ CIRCUITO INTEGRADO DE MUY ALTAS PRESTACIONES.

❑ INCONVENIENTES:

◗ NECESIDAD DE MUCHOS RECURSOS Y AUMENTO EXCESIVO DEL TIEMPO DE

DISEÑO.



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S➥ INTRODUCCIÓN



● FULL-CUSTOM

● SEMI-CUSTOM• CELDAS ESTÁNDARES• MATRIZ DE PUERTAS



TÉCNICAS DE IMPLEMENTACIÓN


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

NIVEL ARQUITECTURAL



LAYOUT

VERIFICACIÓN

VERIFICACIÓN

VERIFICACIÓN

GENERACIÓN AUTOMÁTICA

TÉCNICAS DE IMPLEMENTACIÓN: SEMI-CUSTOM


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S


● FULL-CUSTOM

● SEMI-CUSTOM• CELDAS ESTÁNDARES• MATRIZ DE PUERTAS


TÉCNICAS DE IMPLEMENTACIÓN: SEMI-CUSTOM


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ CARACTERÍSTICAS DEL DISEÑO CON CELDAS ESTÁNDARES:

◗ EL FABRICANTES PONE A DISPOSICIÓN DEL DISEÑADOR UNA LIBRERÍA CON

LAS CELDAS DE LAYOUT DE LOS DISPOSITIVOS LÓGICOS

◗ EXISTEN HERRAMIENTAS DE GENERACIÓN AUTOMÁTICA DE LAYOUT.

❑ PROCESO DE GENERACIÓN DEL LAYOUT:

◗ SE GENERA A PARTIR DEL DISEÑO A NIVEL DE CONMUTACIÓN Y CON LAS

CELDAS DE LAYOUT DE LOS COMPONENTES DE ESE DISEÑO

◗ SE REALIZAN DOS TAREAS:

• COLOCACIÓN DE CELDAS

• CONEXIÓN ENTRE LAS CELDAS

◗ LAS TAREAS DE PLACEMENT Y ROUTING ESTÁN AUTOMATIZADAS:

TÉCNICAS DE IMPLEMENTACIÓN: CELDAS ESTÁNDARES


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ TIPOS DE CELDAS ESTÁNDARES:

◗ BLOQUES LÓGICOS BÁSICOS: PUERTAS Y BIESTABLES

◗ SUBSISTEMAS COMBINACIONALES: DECODIFICADORES, MULTIPLEXORES, etc

◗ SUBSISTEMAS SECUENCIALES: REGISTROS, CONTADORES

◗ MACROCELDAS: RAMs, FIFOs, ROMs, etc

VDD

VSS

A

BY

ALTURAESTÁNDAR

A B Y



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ CARACTERÍSTICAS BÁSICAS DEL LAYOUT:

◗ FILAS DE LA MISMA ANCHURA DE CELDAS ESTÁNDARES ADOSADAS

◗ ESPACIO ENTRE LAS FILAS DEDICADO A CANALES DE INTERCONEXIÓN ENTRE

CELDAS



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ EJEMPLO DE LAYOUT CON MACROCELDAS



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ EJEMPLO DE DISEÑO CON CELDAS ESTÁNDARES: MULTIPLEXOR 2:1

A

BY

A B Y

IN OUT

MULTIPLEXOR

ÁREA TOTAL3500µM2



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ VENTAJAS:

◗ ELIMINA LA NECESIDAD DEL DISEÑO A NIVEL DE TRANSISTORES

◗ REDUCE FUERTEMENTE EL TIEMPO TOTAL DE DISEÑO

❑ INCONVENIENTES:

◗ AUMENTA EL ÁREA TOTAL OCUPADA POR EL DISEÑO

◗ NO SE CONTROLAN ASPECTOS DEL COMPORTAMIENTO DINÁMICO DE LAS

CELDAS: SE PIERDE VELOCIDAD DE OPERACIÓN



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S


● FULL-CUSTOM

● SEMI-CUSTOM



TÉCNICAS DE IMPLEMENTACIÓN: SEMI CUSTOM


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ CARACTERÍSTICAS BÁSICAS DEL DISEÑO CON MATRIZ DE PUERTAS

◗ LAS OBLEAS ESTÁN PREFABRICADAS

◗ INTERCONEXIÓN ENTRE TRANSISTORES: CAPAS DE METALIZACIÓN

◗ SE DISPONE DE LIBRERÍAS DE DISPOSITIVOS LÓGICOS

❑ CARACTERÍSTICAS BÁSICAS DEL LAYOUT DE MATRIZ DE PUERTAS

◗ PROCESO CMOS: OBLEA SIN METALIZAR: FILAS DE TRANSISTORES PMOS Y

NMOS

◗ OBLEA METALIZADA: CON VARIOS NIVELES DE INTERCONEXIÓN

Vdd

Vss

IN_1

IN_2

OUT

TÉCNICAS DE IMPLEMENTACIÓN: MATRIZ DE PUERTAS


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ EJEMPLO DE LAYOUT CON MATRIZ DE PUERTAS



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ DETALLE DEL LAYOUT: NIVELS DE INTERCONEXIÓN

nivel deinterconexión

Vdd


GND


transistores PMOS

transistores NMOS



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ EJEMPLO DE DISEÑO CON MATRIZ DE PUERTAS: MULTIPLEXOR 2:1

AREA DEL DISEÑO:4100µM2



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ VENTAJAS:

◗ LAS OBLEAS ESTÁN PREFABRICADAS

◗ SE REDUCE EL TIEMPO DE FABRICACIÓ

◗ LAS OBLEAS PREFABRICADAS SIRVEN PARA DIFERENTES DISEÑOS: SE

REDUCEN LOS COSTES

❑ INCONVENIENTES:

◗ SE PIERDEN PRESTACIONES: ÁREA, VELOCIDAD...



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S


● FULL-CUSTOM

● SEMI-CUSTOM



TÉCNICAS DE IMPLEMENTACIÓN: SEMI CUSTOM


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ CARACTERÍSTICAS BÁSICAS DEL DISEÑO CON DISPOSITIVOS LÓGICOS

PROGRAMABLES:

◗ CIRCUITO INTEGRADO FABRICADO PREPARADO PARA SER PROGRAMADO

◗ SE CAMBIA EL LAYOUT FINAL POR UN FICHERO DE CONFIGURACIÓN DEL

DISPOSITIVO

❑ ELECCIÓN DE LA FPGA COMO DISPOSITIVO PROGRAMABLE

◗ MAYOR DENSIDAD DE INTEGRACIÓN QUE OTROS DISPOSITIVOS

PROGRAMABLES

TÉCNICAS DE IMPLEMENTACIÓN:DISPOSITIVOS PROGRAMABLES. FPGAS


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ METODOLOGÍA DE DISEÑO CON FPGAS

NIVEL ARQUITECTURAL



PROGRAMACIÓN

VERIFICACIÓN

VERIFICACIÓN

VERIFICACIÓN

PASO AUTOMÁTICO



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ CARACTERÍSTICAS DE LA PROGRAMACIÓN DEL FPGA

◗ EL PROGRAMA ES UN FICHERO QUE ALMACENA UN CADENA DE BITS

◗ ESTA CADENA DE BITS SE ALMACENA EN UNA RAM INTERNA DE LA FPGA LA

CUAL CONFIGURA LA MATRIZ DE CONEXIONES DE LOS DISPOSITIVOS LÓGICOS

❑ CARACTERÍSTICAS DE OPERACIÓN

◗ LA FUNCIONALIDAD DE LA FPGA QUEDA DETERMINADA POR EL DISEÑO

REALIZADO E IMPLEMENTADO MEDIANTE EL ADECUADO FICHERO DE

CONFIGURACIÓN

◗ EN GENERAL, LA PROGRAMACIÓN SE MANTIENE MIENTRAS DURE LA

ALIMENTACIÓN PUDIENDO REPROGRAMARSE TANTAS VECES COMO SE

QUIERA.

◗ LA VERIFICACIÓN DEL DISEÑO SE PUEDE REALIZAR SOBRE EL PROPIO CHIP SIN

COSTE DE TIEMPO DE ESPERA PARA LA FABRICACIÓN



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ ESTRUCTURA INTERNA A NIVEL LÓGICO DE LAS FPGA

ESQUEMA LÓGICO DE UN CLB(FAMILIA XC300 DE XILINX)

ESQUEMA LÓGICO DE UN IOB

IOBs

CLBs



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ ESTRUCTURA INTERNA : MATRICES DE INTERCONEXIÓN

Matrices deconmutación

ycanales de

conexionado



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ PROCESO DE GENERACIÓN DEL FICHERO DE CONFIGURACIÓN:

◗ 1.- DISTRIBUCIÓN DEL DISEÑO EN LAS CLBs

◗ 2.- PROGRAMACIÓN DE LA MATRIZ DE CONMUTACIÓN: ESTABLECER CANALES

DE CONEXIÓN

❑ TAREAS AUTOMATIZADAS ATRAVÉS DEL SOFTWARE QUEPROPORCIONA EL FABRICANTE DE LAS FPGA

❑ EJEMPLO DE FAMILIAS DE FPGAS: XILINX

FAMILIA PUERTASEQUIVALENTES

CLBs IOBs

XC2000 1200 A 1800 64 A 100 58 A 74

XC3000 2000 A 9000 64 A 320 64 A 144

XC4000 2000 A 20000 64 A 900 64 A 240



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ VENTAJAS:

◗ SE ELIMINA EL TIEMPO DE FABRICACIÓN

❑ INCONVENIENTES:

◗ LAS CARACTERÍSTICAS FUNCIONALES DEPENDEN DEL CHIP DE FPGA DE QUE

SE DISPONGA



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

■ INTRODUCCIÓN

■ METODOLOGÍA DE DISEÑO

■ TÉCNICAS DE IMPLEMENTACIÓN DE CID

■ COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN

● FACTORES DE TIPO TÉCNICO

● FACTORES DE TIPO ECONÓMICO

GUIÓN DEL TEMA


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ FACTORES DE TIPO TÉCNICO:

ARQUITECTURA ARQUITECTURA ARQUITECTURA ARQUITECTURA

RT RT RT RTCONMUTACIÓN CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN

ELÉCTRICO

LAYOUT

CONSTRUCCIÓN DETRANSISTORES


CAPAS DEMETALIZACIÓN



PROCESODE DISEÑO

PROCESO DEFABRICACIÓN

F-C C E M P FPGAFACILIDADES DE DISEÑO YFABRICACIÓN

PRESTACIONES

COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN


ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ FACTORES DE TIPO ECONÓMICO

COSTE TOTAL

◗ COSTE DE DESARROLLO (C.D.):

GASTOS DE DISEÑO

COSTE DEL PRIMER PROTOTIPO

◗ COSTE UNITARIO (C.U.):

COSTE POR UNIDAD GENERADO DURANTE EL PROCESO DE FABRICACIÓN Y

TESTADO

◗ COSTE TOTAL= C.D. + C.U. X Nª DE UNIDADES



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S❑ FACTORES DE TIPO ECONÓMICO

ARQUITECTURA ARQUITECTURA ARQUITECTURA ARQUITECTURA

RT RT RT RTCONMUTACIÓN CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN

ELÉCTRICO

LAYOUT






F-C C E M P FPGA

COSTE UNITARIO

COSTE DE DESARROLLO

PROCESODE DISEÑO

PROCESO DEFABRICACIÓN



ME

TO

DO

LO

GÍA

DE

DIS

EÑ

OD

E

CIR

CU

ITO

SIN

TE

GR

AD

OS

DIG

ITA

LE

S

❑ FACTORES DE TIPO ECONÓMICO

FPGAs

M. P.

C. E.F-C

COSTE RELATIVOPOR UNIDAD

VOL. TIRADA

10 100 1000 10000

FPGAsM. P.

C. E. F-C


Metodología de Diseño de Circuitos Integrados Digitales

Documents

Transcript of Metodología de Diseño de Circuitos Integrados Digitales