Lógica Secuencial

Electrónica Digital

«El que persevera alcanza»

ObjetivoO Conocer la lógica secuencial y sus

diferencias con la lógica combinacional.

O Introducción a los circuitos de memoria (latches ó flip-flop)

Lógica secuencialO  es un tipo de circuito lógico en el

cual su salida depende no sólo de la actual entrada sino también de la historia de la entrada.

O Es utilizado para construir memorias de CPU, elementos de retraso y almacén de un estado lógico.

O Se puede decir que la mayoría de las CPU es una combinación entre ambas lógicas.

DiferenciasO Hasta el momento, todos los

circuitos anteriormente considerados son combinacionales cuya salida depende de los estados en los que se encuentren las entradas.

DiferenciasO Los Circuitos combinacionales no

permiten, por si solos resolver el problema de almacenar el estado de las entradas en un instante dado.

Diagrama SecuencialO Si al diagrama anterior le agregamos

una retroalimentación, el sistema pasará a ser secuencial

Circuito Secuencial

Elementos de memoria

Circuitos combinacionales

Observaciones

La parte combinacional acepta entradas externas así como elementos de memoria.

Algunas de las salidas del sistema combinacional se utilizan para determinar los valores a almacenar en la memoria.

La salida del sistema secuencial puede corresponder tanto a salidas del circuito combinacional como de los elementos de memoria.

O Los sistemas secuenciales son capaces de memorizar el estado de las entradas y convertirlos en un estado interno del propio sistema.

Elemento básico de la lógica secuencial

O La celda secuencial básica es el FLIP-FLOP (FF), formado por varias compuertas lógicas.

O el arreglo lógico de las compuertas lógicas del FF permite almacenar información (1 o 0).

Flip FlopO Están constituidos por una

combinación de compuertas digitales.

O Están conectadas que es posible almacenar información.

O Están retroalimentadas y deben lograr cierta estabilidad para poder almacenar información.

Clasificación:

• No hay entrada de reloj

Asíncronos

• Sensibles a niveles de reloj

• Sensibles a flanco de reloj

Síncronos

Clasificación por tipo de función• Set-Reset RS, SR

• Similar al SR sin salida de estado no validoJK

• Delay: retraso de la señal en un ciclo de relojD

• Toggle ó biestableT

• Similar al JK compuesto por dos flip-flop

Maestro-esclavo

Ejemplo aplicativo

SR

Compuerta NOR

Compuerta NAND

Estados del Flip Flop SR

Biestable RS con compuerta NOR

En resumen el funcionamiento del latch es el siguiente:

La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’).

La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’ ).

Si las entradas están desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1).Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y Q =0).