Logica Digital

Definiciones

LOGICA COMBINACIONAL: Un circuito de logica digital en el que las decisiones se hacen basandose solo en las combinaciones de las entradas.e.j. Un sumador

LOGICA SECUENCIAL: Circuito en el que las decisiones se basan en combinaciones de las entradas actuales y las pasadas.e.j. Memorias

MAQUINAS DE ESTADO: Circuitos que poseen un estado interno, y cuyas salidas son funciones tanto de las entradas actuales como de su estado interno. e.j. Una maquina expendedora de gaseosas

Tablas de la verdad

Desarroladas en 1854 por George Boole.

Desarrollos posteriores de Claude Shannon

Las salidas se computan por todas las entradas posibles

Considere el siguiente circuito electrico

Compuertas logicas y sus simbolos

Simbolos logicos para las funciones booleanas NAND, NOR, XOR y

Variaciones de los simbolos de las compuertas logicas basicas

(a) 3 entradas (c)salidas complementarias (b) entrada negada

Inversor a nivel de transistor

Transistor

Symbol

Power

Terminals A Transistor Used

as an Inverter

Inverter Transfer

Function

Terminales Simbolo Transistor Funcion

de potencia de transistor como inversor inversion

Tensiones disponibles en logica Transistor Transistor (TTL)

tensión de salida tensión de entrada

Compuertas NAND y NOR mediante transistores

FAMILIA LOGICA TTL 7400

Tensión de alimentación:

5 V, con una tolerancia (de 4,5 V a 5,5 V).

Niveles lógicos:

entre 0,2 V y 0,8 V para el nivel bajo (L) y entre 2,4 V y 5 V para el nivel alto (H).

Código identificador:

el 74 para los comerciales y el 54 para los de diseño militar. Estos últimos son chips más desarrollados, ya que los de serie 74 soportan menos rangos de temperaturas.

Temperatura de trabajo:

De 0 a 70 °C para la serie 74 y de -55º hasta los 125 °C para la 54.

CIRCUITOS INTEGRADOS TTL • Esta familia utiliza elementos que son comparables a los transistores bipolares diodos y

resistores discretos, y es probablemente la mas utilizada. A raíz de las mejoras que se han realizado a los CI TTL, se han creado subfamilias las cuales podemos clasificarlas en:

• TTL estándar.

• TTL de baja potencia (L).

• TTL Schottky de baja potencia (LS).

• TTL Schottky (S).

• TTL Schottky avanzada de baja potencia (ALS).

• TTL Schottky avanzada (AS).

• Como sus características de voltaje son las mismas (La familia lógica TTL trabaja normalmente a +5V), analizaremos sus velocidades y consumo de potencia. Velocidad aproximada Subfamilia TTL 1.5 ns Schottky avanzada 3 ns Schottky 4 ns Schottky avanzada de baja potencia 10 ns Schottky de baja potencia 10 ns estándar 33 ns baja potencia Tabla 1: Velocidades de las distintas subfamilias TTL

• Consumo de potencia por puerta Subfamilia TTL 1 mW baja potencia 1 mW Schottky avanzada de baja potencia 2 mW Schottky de baja potencia 7 mW Schottky avanzada 10 mW estándar 20 mW Schottky Tabla 2: Consumo de potencia de las subfamilias TTL Observemos que las subfamilias Schottky de baja potencia como la Schottky avanzada de baja potencia reúnen excelentes características de alta velocidad y bajo consumo de potencia.

• Debido a su configuración interna, las salidas de los dispositivos TTL NO pueden conectarse entre si a menos que estas salidas sean de colector abierto o de tres estados.

SN 7402

SN 7410

CIRCUITOS INTEGRADOS CMOS

• Estos CI’s se caracterizan por su extremadamente bajo consumo de potencia, ya que se fabrican a partir de transistores MOSFET los cuales por su alta impedancia de entrada su consumo de potencia es mínimo.

• Estos CI’s se pueden clasificar en tres subfamilias:

• Familia Rango de tensión Consumo potencia Velocidad estándar

(4000) 3 – 15 V 10 mW 20 a 300 ns

serie 74C00 3 – 15 V 10 mW 20 a 300 ns

serie 74HC00 3 – 15 V 10 mW 8 a 12 ns

• Subfamilias CMOS

La serie 74HCT00 se utiliza para realizar interfaces entre TTL y la serie 74HC00.

• DESCARGAS ELECTROSTÁTICAS

• Los dispositivos CMOS son muy susceptibles al daño por descargas electrostáticas entre un par de pines.

• Estos daños pueden prevenirse:

• Almacenando los CI CMOS en espumas conductoras especiales.

• Usando soldadores alimentados por batería o conectando a tierra las puntas de los soldadores alimentados por ac.

• Desconectando la alimentación cuando se vayan a quitar CI CMOS o se cambien conexiones en un circuito.

• Asegurando que las señales de entrada no excedan las tensiones de la fuente de alimentación.

• Desconectando las señales de entrada antes de las de alimentación.

• No dejar entradas en estado flotante, es decir, conectarlos a la fuente o a tierra según se requiera.

INTERFACES ENTRE CI TTL Y CMOS

Ya que los requerimientos para estas dos familias son bastante diferentes, requieren para su interconexión la utilización de interfaces. A continuación hay algunos ejemplos de interfaces cuando los dispositivos trabajan con una misma fuente de voltaje y cuando trabajan con voltajes distintos.

INTERFACES ENTRE CI TTL Y CMOS Ya que los requerimientos para estas dos familias son bastante diferentes, requieren para su interconexión la utilización de interfaces. A continuación hay algunos ejemplos de interfaces cuando los dispositivos trabajan con una misma fuente de voltaje y cuando trabajan con voltajes distintos. (gráficos de interfaces).

Interfax TTL a CMOS utilizando un transistor

Interfaz TTL a CMOS utilizando un buffer TTL de colector abierto

Interfaz CMOS a TTL utilizando un buffer de CI CMOS

Buffers de tres estados

Las salidas pueden ser “1”, “0” o “electricamente desconectadas”

PROPIEDADES BASICAS DEL ALGEBRA BOOLEANA

POSTULADOS

TEOREMAS

A , B , etc son

literales; o y 1

son

constantes

Principio de DUALIDAD:

se da al poder reemplazar

AND por OO u OR por

AND,

y constantes 1s por 0s y

0s por 1s

TEOREMA DE MORGAN

Suma de Productos (SOP)

• Transformar la funcion en una ecuacion AND-OR de dos

niveles

• Implementar la funcion con un arreglo de compuertas logicas

del tipo {AND, OR, NOT}

• M es verdad cuando A=0, B=1, y C=1, o cuando A=1, B=0, y

C=1, y de esa forma en los casos remanentes.

• Representar las ecuaciones logicas utilizando la forma SOP

Tabla de verdad

para la funcion

MAYORIA

Forma Suma de Productos (SOP) para la compuerta MAYORIA

La forma SOP para la compuerta MAYORIA de 3 entradas es:

• M = ABC + ABC + ABC + ABC = m3 + m5 +m6 +m7 = (3, 5, 6, 7)

• Cada uno de los 2n terminos se llaman miniterminos y van

desde 0 a 2n – 1

• Note la relacion entre miniterminos y valor booleano.

• Discuta la interpretacion de la ecuacion mediante el sentido

comun.

La forma Productos de Suma (POS)

• Es la expresion dual de la SOP

• Una expresion booleana puede representarse como una Suma de Productos.

• Una ecuacion representada en su forma productos de sumas contiene conjunto de variables afectadas por productos de sumas logicas, cuyos resultados se convierten en un producto logico.

• Un modo de obtener una forma productos de sumas nace de complementar la expresion suma de productos y aplicar los Teoremas de Morgan

Circuito AND-OR de 2 niveles que implementa la funcion MAYORIA

Logica Positiva vs. Negativa LOGICA POSITIVA: La verdad o confirmacion esta representado por un 1 logico,

tension alta; falsedad o no confirmacion es un 0 logico representado por una tension

baja.

LOGICA NEGATIVA: La verdad o confirmacion esta representado por un 0 logico,

tension baja; falsedad o no confirmacion es un 1 logico representado por una tension

alta.

Logica Positiva vs. Negativa

Niveles de integracion

Pequeña escala (SSI): 10 – 100 compuertas

Escala media de integracion (MSI): 100 a 1000 compuertas

Gran escala de integracion (LSI): 1000 a 10.000 compuertas

Muy grande escala de integracion: 10.000 y mas

Multiplexador

Multiplexador

Demultiplexador (DEMUX)

El demultiplexador es un decodificador con una entrada de habilitacion

Codificador de prioridad

• Un codificador transforma una serie de entradas en un codigo

binario.

• Un codificador de prioridad impone una orden en las entradas.

• Ai tiene mayor prioridad que Ai+1

Decodificador

Funcion MAYORIA mediante la utilizacion de un decodificador

Programmable Logic Arrays (PLAs)

Un PLA es una matriz AND modificable seguida por una matriz modificable OR

Sumador con arrastre Sumador con arrastre

mediante PLA

DIAGRAMA LOGICO

Logica secuencial

• Los circuitos vistos hasta el presente no tienen memoria. Las salidas siempre siguen las entradas.

• Existe la necesidad de circuitos con memoria, los cuales actuaran en forma diferente dependiendo de su estado previo

• Un ejemplo es una maquina expendedora de bebidas, la cual debe recordar cuantas monedas y de que clase fueron introducidas.

• Son conocidas como maquinas de estados finitos porque tienen un numero finito de estados posibles.

Modelo clasico de una maquina de estados finitos

• Esta compuesta

de una unidad de

logica

combinacional y

elementos que

producen demoras

(llamados flip-

flops) con

realimentacion que

mantiene la

informacion de

estado.

Compuerta NOR con delay

0

0

0

1

1

0

0

1

0

1

1

0

1

1

0

1

0

0

1

0

1

0

0

1

1

1

1

0

S R ACCION

0 0 MANTIENE EL

ESTADO

0 1 Q = 0

1 0 Q = 1

1 1 CONDICION

INESTABLE

Flip-Flop S-R

• El Flip-Flop S-R es un equipo con logica positiva (activo con “1”)

ES UN ELEMENTO DE MEMORIA. CUANDO COLOCO LA ENTRADA

(SET) EN 1 LA SALIDA SE MANTIENE EN 1 HASTA QUE SE ACTIVE R

(RESET)

Inplementacion de flip-flop S/R con compuertas NAND

Flip flop S/R

Un problema a resolver

• Es deseable poder “desconectar” el flip flop para que pueda

responder a estos problemas.

Forma de onda del CLOCK

• En una logica positiva, la accion sucede cuando el clock es

“alto”, o positivo. La parte “baja” del clock permite la

propagacion entre subcircuitos de forma tal que las entradas

puedan actuar correctamente en el proximo valor positivo del

clock.

Flip-Flop S-R con reloj

La señal de reloj CLK habilita las entradas S y R

Flip-Flop D con reloj

Flip-Flop D disparado mediante flanco negativo

• Cuando el clock esta

“alto”, las dos entradas

mantienen la salida en 0 ,

por lo que se mantiene en

su estado previo

independientemente de los

cambios en D.

• Cuando el clock baya de

un estado “alto” a “bajo”, los

valores en las dos entradas

afectan el estado principal.

• Mientras el reloj este en

“bajo”, D no puede afectar el

main latch.

Flip-Flop Maestro - Esclavo

El flanco de subida del reloj carga nuevos datos en el maestro,

mientras que el esclavo continua con los datos originales. El flanco

de bajada del reloj carga los datos del maestro en el esclavo

Flip-Flop J-K Maestro - Esclavo

J K Qproximo ACCION

0 0 Qprevio MANTIENE

EL ESTADO

0 1 0 reset

1 0 set

1 1

____

Qprevio

oscila

D MAESTRO ESCLAVO

JK MAESTRO ESCLAVO

Flip-Flop T con reloj

• La presencia de un 1 constante en J y K significa que el flip

flop cambiara su estado de 0 a 1 o 1 a 0 cada vez que tengamos

un pulso de reloj en la entrada T (Toggle).

Ejemplo: Contador de modulo 4

• El contador tiene una entrada de reloj (CLK) y una de RESET.

• El contador tiene dos lineas de salida, los cuales toman valores

de 00, 01, 10, y 11 en ciclos subsecuentes de reloj.

Diagrama de transicion para el contador de modulo 4

semisumador

Sumador completo

Semirestador

Restador completo

Sumador paralelo

.

SUMADORES PARA LA RESTA

• En una resta binaria están involucradas tres variables bien definidas: Minuendo, Sustraendo y Diferencia. Según la ley de la resta, estos parámetros se relacionan así:

• Minuendo - Sustraendo = Diferencia

• La resta de dos números se puede expresar también como la suma del minuendo mas el negativo del sustraendo, es decir:

• Minuendo + (-Sustraendo) = Diferencia

• Por ejemplo, la resta de 10 menos 5 se puede expresar como:

• 10 + (-5) = 5

• Aplicando esta definición, es posible implementar la resta sumando el negativo del sustraendo al minuendo. Surge entonces una nueva forma en que podemos realizar la resta binaria, la cual se rige por las siguientes reglas:

• Cambiar el sustraendo a su forma en complemento a 2.

• Sumar el minuendo al sustraendo en complemento a 2.

• No considerar el «overflow» (rebose). Se descarta el MSB, y los bits restantes indican la diferencia binaria.

• La razón por la cual el proximo circuito funciona como restador , se debe a que los cuatro inversores convierten el sustraendo binario a su complemento a 1 (cada 1 es cambiado a 0 y cada 0 a 1). El nivel alto de la entrada Cin en el FA del 1 es lo mismo que sumar +1 al sustraendo. El minuendo y el sustraendo en complemento a 2 se suman. El terminal Co del ultimo FA se descarta (overflow).

Restador de 4 bits utilizando sumadores completos

Sumador/restador de 4 bits

CONTADORES CON CI TTL

• Son circuitos integrados donde vienen incluidos los flip-flops conectados según el tipo de contador y las puertas. Estos contadores se pueden llamar de propósito general. El CI 74192 es un contador reversible BCD síncrono TTL, es decir, módulo-10. Tiene doble entrada de reloj, una para cuenta ascendente y una para cuenta descendente que conmutan en la transición del nivel BAJO al nivel ALTO del pulso.

• La entrada de borrado síncrono se activa en nivel ALTO colocándo las salidas en nivel BAJO (0000) y se inicializa en cualquier número que se cargue en las entradas de datos en forma binaria y se transfieren asíncronamente a la salida BCD (A=QA, B=QB, C=QC, D=QD). La salida de arrastre se utiliza para conectar en cascada serie varios contadores.

• Figura 11: Símbolo del contador 74192

• Figura 12: Conexión en cascada de dos contadores de 0 a 99

• CONTADOR CMOS 74HC393

• El CI 74HC393 es un doble contador binario de 4 bits. Esta construido a base del flip-flop T. Las entradas de reloj (1ÇP y 2ÇP) son activadas por flanco posterior, o sea, en la transicion de ALTO a BAJO del pulso de reloj.

• Las entradas de reset (1MR y 2 MR) del maestro en el contador se activan en nivel ALTO, las salidas se etiquetan desde Q0 a Q3, siendo Q0 el LSB y, Q3 el MSB del numero binario de 4 bits. Requiere una fuente de alimentacion de 5V DC y viene en un CI DIP de14 patillas.

• CONTADOR CMOS CI 74HC193

• El CI 74HC193 es un contador reversible síncrono de 4 bits preinicializable como lo muestra la hoja de datos.

CONTADOR BINARIO DE 4 BITS TTL 7493

El contador 7493 utilizan 4 flip-flops JK en modo de conmutación, con entradas de reloj ÇP0 y ÇP1 en donde ÇP1 es la entrada de reloj del segundo flip-flop por lo que para formar un contador de 4 bits mod-16 hay que conectar la salida del primer flip-flop de manera externa (puente) con la entrada ÇP1, quedando ÇP0 como la entrada de reloj

del contador. También tiene dos entradas de reset (MR1 y MR2) las cuales no se deben dejar desconectadas (flotando) porque,

como estas se activan en ALTA, al estar flotando toman un nivel ALTO lo que mantendría en reset al

CONTADOR CMOS 74HC393 Es un doble contador binario de 4 bits. Esta construido a base del flip-flop T. Las entradas de reloj (1ÇP y 2ÇP) son activadas por flanco posterior, o sea, en la transicion de ALTO a BAJO del pulso de reloj. Las entradas de reset (1MR y 2 MR) del maestro en el contador se activan en nivel ALTO, las salidas se etiquetan desde Q0 a Q3, siendo Q0 el LSB y, Q3 el MSB del numero binario de 4 bits. Requiere una fuente de alimentacion de 5V DC y viene en un CI DIP de14 patillas.

contador CMOS 74HC193

Tiene 2 entradas de reloj (CPU y CPD), que se activan en la transición del nivel BAJO al ALTO del pulso de reloj, la entrada CPU es para la cuenta ascendente (UP) y la entrada CPD es para la cuenta descendente (D), por lo que dependiendo si el contador que se necesite se conecta al nivel alto o +5V. Los modos de operación del contador CMOS 74HC193 se muestran en la tabla de verdad 5. El modo de reset borra asíncronamente las salidas (Q0 a Q3) al binario 0000 activándose en ALTO el cual puede ser un pulso de corta duración. Las entradas de carga de datos en paralelo (D0 a D3) se utilizan para programar un número en binario desde donde se quiere que empiece a contar de nuevo al activar la entrada de carga en paralelo (P)) con un nivel BAJO y los datos son transferidos asíncronamente a las salidas (Q0 a Q3). Las salidas de arrastre TÇ5 y TÇÐ generan un pulso negativo, para la conexión en cascada de contadores, ya sea en forma ascendente o en forma descendente la cuenta de estos. El contador 74HC193 viene en un DIP de 16 patillas y opera con una tensión de alimentación de +5V DC.

PIC Peripheral Interface Controller

• Los PIC son una familia de microcontroladores tipo RISC fabricados por Microchip Technology Inc. y derivados del PIC1650, originalmente desarrollado por la división de microelectrónica de General Instrument.

• El PIC usa un juego de instrucciones tipo RISC, cuyo número puede variar desde 35 para PICs de gama baja a 70 para los de gama alta. Las instrucciones se clasifican entre las que realizan operaciones entre el acumulador y una constante, entre el acumulador y una posición de memoria, instrucciones de condicionamiento y de salto/retorno, implementación de interrupciones y una para pasar a modo de bajo consumo llamada sleep.

• Microchip proporciona un entorno de desarrollo freeware llamado MPLAB que incluye un simulador software y un ensamblador. Otras empresas desarrollan compiladores C y BASIC. Microchip también vende compiladores para los PICs de gama alta ("C18" para la serie F18 y "C30" para los dsPICs) y se puede descargar una edición para estudiantes del C18 que inhabilita algunas opciones después de un tiempo de evaluación.

• Para el lenguaje de programación Pascal existe un compilador de código abierto, JAL, lo mismo que PicForth para el lenguaje Forth. GPUTILS es una colección de herramientas distribuidas bajo licencia GPL que incluye ensamblador y enlazador, y funciona en Linux, MacOS y Microsoft Windows. GPSIM es otra herramienta libre que permite simular diversos dispositivos hardware conectados al PIC.

PICs más comúnmente usados • PIC12C508/509 (encapsulamiento reducido de 8 pines, oscilador interno, popular en

pequeños diseños como el iPod remote).

• PIC12F629/675

• PIC16F84 (Considerado obsoleto, pero imposible de descartar y muy popular)

• PIC16F84A (Buena actualización del anterior, algunas versiones funcionan a 20 MHz, compatible 1:1)

• PIC16F628A

• PIC16F88 (Nuevo sustituto del PIC16F84A con más memoria, oscilador interno, PWM, etc que podría convertirse en popular como su hermana).

• La subfamilia PIC16F87X y PIC16F87XA (los hermanos mayores del PIC16F84 y PIC16F84A, con cantidad de mejoras incluidas en hardware. Bastante común en proyectos de aficionados).

• PIC16F886/887 (Nuevo sustituto del 16F876A y 16F877A con la diferencia que el nuevo ya se incluye oscilador interno).

• PIC16F193x (Nueva gama media de PIC optimizado y con mucha RAM, ahora con 49 instrucciones por primera vez frente a las 35 de toda la vida).

• PIC18F2455 y similares con puerto USB 2.0

• PIC18F2550

• PIC18F452

• PIC18F4550

• dsPIC30F3011 (Ideales para control electrónico de motores eléctricos de inducción, control sobre audio, etc).

• PIC32 (Nueva gama de PIC de 32 bits, los más modernos ya compatible con USB 2.0).

ASICS Circuito Integrado para Aplicaciones Específicas

• Un Circuito Integrado para Aplicaciones Específicas, o ASIC por sus siglas en inglés, es un circuito integrado hecho a la medida para un uso en particular, en vez de ser concebido para propósitos de uso general. Por ejemplo, un chip diseñado únicamente para ser usado en un teléfono móvil es un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lógicos (combinacionales o secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los ASIC y los productos de propósito general están los Productos Estándar para Aplicaciones Específicas, o ASSP por sus siglas en inglés.

• Con los avances en la miniaturización y en las herramientas de diseño, la complejidad máxima, y por ende la funcionalidad, en un ASIC ha crecido desde 5.000 puertas lógicas a más de 100 millones. Los ASIC modernos a menudo incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y Flash, así como otros tipos de módulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus siglas en inglés. Los diseñadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.

FPGA (Field Programmable Gate Arrays)

• Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versión moderna de los prototipos con puertas lógicas de la serie 7400.

• Contienen bloques de lógica programable e interconexiones programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas.

• Para los diseños más pequeños o con volúmenes de producción más bajos, las FPGAs pueden tener un costo menor que un diseño equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una línea de producción para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologías más densas, más de un millón de dólares para una tecnología de 90nm o menor.

• Las FPGAs se utilizan en aplicaciones similares a los ASICs sin embargo son más lentas, tienen un mayor consumo de potencia y no pueden abarcar sistemas tan complejos como ellos. A pesar de esto, las FPGAs tienen las ventajas de ser reprogramables (lo que añade una enorme flexibilidad al flujo de diseño), sus costes de desarrollo y adquisición son mucho menores para pequeñas cantidades de dispositivos y el tiempo de desarrollo es también menor.

• Ciertos fabricantes cuentan con FPGAs que sólo se pueden programar una vez, por lo que sus ventajas e inconvenientes se encuentran a medio camino entre los ASICs y las FPGAs reprogramables.