Introducción a los Circuitos Digitales - ulpgc.es · Decodificador de 2 a 1 Expresiones...
76
Componentes Combinacionales Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC
Transcript of Introducción a los Circuitos Digitales - ulpgc.es · Decodificador de 2 a 1 Expresiones...
ComponentesCombinacionales
Circuitos Digitales,2º de Ingeniero de Telecomunicación
ETSIT — ULPGC
Componentes Combinacionales
Se emplean para:Transformación de datos
Operaciones aritméticas (suma, resta...)Operaciones lógicas (AND, OR...)Comparación de datosManipulación de bits (desplazamiento...)
Componentes Combinacionales
Conversión de datos Codificación y decodificación
Interconexión de componentes Selección de fuente y destino
Conexión a busesControl Memorias de sólo lectura (ROM) Matrices de lógica programable (PLA)
Componentes digitales
Pueden ser: Combinacionales
La salida depende única y exclusivamente de los valores en las entradas en cada momento
SecuencialesLa salida depende de los valores en las entradas en cada momento y de sus valores en momentos anteriores
Componentes combinacionales
Componentes secuenciales
Principios de diseño
Encapsulación Se definen bloques constructivos
conceptualmente simplesIteración Se replican componentes si es necesario
Jerarquización Se construyen bloques complejos a partir de
otros más sencillos
Sumador deacarreopropagado
Sumador deacarreo propagado
Símbolo del sumador
Cálculo delacarreo
Para evitar el retraso por la propagación del acarreo, podría intentar calcularse los ci por separado...
Cálculo del acarreo
Sumador conadelanto de acarreo
Sumador con acarreo propagado
Sumador conadelanto de acarreo
Sumador con adelanto de acarreo
Sumador conadelanto de acarreo
Unidad de adelanto de acarreo (CLA)
Sumador conadelanto de acarreo
Retardos en sumador de 4 bits
Sumador conadelanto de acarreo
Sumador de 16 bits con un nivel de adelanto de acarreo
Sumador conadelanto de acarreo
Sumador de 16 bits con dos niveles de adelanto de acarreo
Sumador conadelanto de acarreo
Retardos en sumadores de 16 bits
Sumador/restador de complemento a 2
La resta en complemento a 2 se hace...
A – B = A + B ' + 1
Procedimiento para restar: Se invierten los bits del sustraendo B Se pone la entrada de acarreo a 1 en un
sumador Se suma A
Sumador/restador de complemento a 2
Símbolo del sumador/restador
Funcionamiento(tabla de verdad)
Sumador/restador de complemento a 2
Esquemático
Unidad lógica
Tiene entradas de datos y entradas de control Con las entradas de control se decide qué
función lógica realizar La función lógica se realiza con cada pareja
de bits
Unidad lógica
Unidad lógica
Símbolo
Unidad artimético-lógica (ALU)
Tiene entradas de datos y entradas de control Con las entradas de control se decide qué
función realizar La función puede ser tanto lógica como
aritmética
En su construcción se emplea un sumador
Unidad artimético-lógica (ALU)
El bloque AE se encarga de preparar los datos para realizar lasoperaciones aritméticas, y el LE para las operaciones lógicas.
Unidad artimético-lógica (ALU)
Bloque AE
Unidad artimético-lógica (ALU)
Bloque AE
Unidad artimético-lógica (ALU)Bloque AE
Unidad artimético-lógica (ALU)
Bloque LE
Unidad artimético-lógica (ALU)
Bloque LE
Unidad artimético-lógica (ALU)
Unidad artimético-lógica (ALU)
Unidad artimético-lógica (ALU)
Unidad artimético-lógica (ALU)
Decodificador de 2 a 1
SímboloTabla de verdad
Decodificador de 2 a 1
Expresiones algebraicas
Esquemático
Decodificador de 2 a 4
SímboloTabla de verdad
Decodificador de 2 a 4
Expresiones algebraicas Esquemático
Decodificador de 3 a 8
Símbolo
Decodificador de 3 a 8
Tabla de verdad
Decodificador de 3 a 8
Implementación con decodificadores de 2 a 1
Decodificador de 3 a 8
Implementación con decodificadores de 4 a 2
Selector de 2 entradas
SímboloTabla de verdad
Selector de 2 entradas
Expresión algebraica
Esquemático
Selector de 4 entradas
Símbolo Tabla de verdad
Selector de 4 entradas
Expresión algebraica
Esquemático
Selector de 8 entradas
Tabla de verdad
Selector de 8 entradas
Implementación con selectores de 2 a 1
Selector de 8 entradas
Implementación con decodificador
BusesLos drivers de buses tienen tres valores posibles: 0, 1 y Z (estado de alta impedancia
—equivalente a desconexión—)
Símbolo de un adaptador(o buffer) triestado Tabla de verdad
Buses
Tabla de verdadBus de 2 entradas
Buses
Tabla de verdad Bus de 4 entradas
Codificador de prioridad de 2 a 1
Tabla de verdad
EsquemáticoExpresiones algebraicas
Símbolo
Codificador de prioridad de 4 a 2
Tabla de verdad
Codificador de prioridad de 4 a 2
Implementación
Expresiones algebraicas
Codificador de prioridad de 8 a 3
Tabla de verdad
Codificador de prioridad de 8 a 3
Implementación con codificadores y selectores de 2 a 1
Codificadores de prioridad
Implementación con distintos codificadoresy selectores de 2 a 1
Comparadoresde magnitud
Tabla de verdad
Comparadoresde magnitud
Comparadores de magnitud
Implementación serie de comparador de 8 bits
Comparadores de magnitud
Implementación paralelo decomparador de 8 bits
Desplazadores de 8 bits
Tabla funcional
Desplazadores de 8 bits
Desplazador implementado con selectores de 4 a 1
Rotador de 8 bits por bloque
Tabla de verdad
Rotador de 8 bits por bloque
Rotador implementeado con selectores de 2 a 1
Memorias de sólo lectura (ROMs)
Símbolos programables de AND y OR
Memorias de sólo lectura (ROMs)
ROM de16 4
Memorias de sólo lectura (ROMs)
Tabla de verdad
Memorias de sólo lectura (ROMs)
Programaen ROM
Matrices de lógica programable (PLAs)
Estructura deuna PLA
Matrices de lógica programable (PLAs)
Tabla de verdad
Matrices de lógica programable (PLAs)
ci+1
siRepresentación con mapas
Expresiones algebraicas
Matrices de lógica programable (PLAs)
Implementaciónde la PLA
