UNIVERSIDAD POLITÉCNICA SALESIANA

INTEL PENTIUM PRIMERA GENERACION Intel Pentium es una gama de microprocesadores de quinta generación con arquitectura x86 producidos por Intel Corporation. El primer Pentium se lanzó al mercado el 22 de marzo de 1993,1 con velocidades iniciales de 60 y 66 MHz, 3.100.000 transistores, cache interno de 8 KiB para datos y 8 KiB para instrucciones; sucediendo al procesador Intel 80486. Intel no lo llamó 586 debido a que no es posible registrar una marca compuesta solamente de números. El chip se empaqueta en formato PGA (Pin Grid Array) de 273 pines.

MICROPROCESADOR PENTIUM P5

La versión estándar del microprocesador Pentium P5 emplea tecnología superescalar, que le permite ejecutar dos operaciones enteras no dependientes simultáneamente, gracias a la presencia de dos unidades aritmético-lógicas para operaciones con enteros. Pentium P5 puede ejecutar dos operaciones enteras no dependientes en un ciclo del reloj interno, o una operación de suma o multiplicación con punto flotante en cada ciclo.El coprocesador matemático está incorporado al microprocesador Pentium P5, y ha sido mejorado considerablemente con respecto al coprocesador matemático del 486, mediante la independización de los componentes para ejecutar sumas, multiplicaciones y divisiones. El entubamiento de los procesos con punto flotante, y la tecnología escalar utilizada, permiten que el coprocesador matemático del Pentium P5 llegue a ser en promedio 5 veces más rápido que el coprocesador matemático del 486.

MICROPROCESADOR PENTIUM P5

Pentium P5 utiliza un bus de datos de 64 bits (el doble que el 486). Posee 8 Kbytes de memoria caché de primer nivel tipo write-back para manejo exclusivo de instrucciones, y tiene otros 8 Kbytes independientes de memoria caché de primer nivel tipo write-back para el manejo de datos. Además, permite la incorporación de memoria caché externa de segundo nivel para descongestionar al microprocesador.La tecnología de muy alta escala de integración (VLSI / very large scale of integration) empleada en el microprocesador Pentium P5 original permite que sus micro transistores tengan una dimensión de 0.8 micras (0.8x10-6 metros). El microprocesador Pentium P5 original se lo encuentra en dos versiones: de 60 Mhz y de 66 Mhz.

MICROPROCESADOR PENTIUM P5

Como el Pentium sigue el modelo del procesador 386/486 y añade unas pocas instrucciones adicionales pero ningún registro programable, ha sido denominado un diseño del tipo 486+. La mejora más significativa sobre el 486 ha ocurrido en la unidad de punto flotante. Hasta ese momento, Intel no había prestado mucha atención a la computación de punto flotante, que tradicionalmente había sido el bastión de las estaciones de ingeniería. Todo esto ha cambiado con el Pentium: la unidad de punto flotante es una prioridad para Intel, ya que debe competir en el mercado de Windows NT con los procesadores RISC tales como el chip Alpha 21064 de Digital Equipment Corporation y el MIPS R4000 de Silicon Graphics. Esto puede ayudar a explicar por qué el Pentium presenta un incremento de 5 veces en el rendimiento de punto flotante cuando se le compara con el diseño del 486. En contraste, Intel sólo pudo extraer un aumento del doble para operaciones de punto fijo o enteros.

MICROPROCESADOR PENTIUM P54C

El gran aumento de rendimiento tiene su contraparte en el consumo de energía: 13 watt bajo la operación normal y 16 watt a plena potencia (3,2 amperes x 5 volt = 16 watt), lo que hace que el chip se caliente demasiado y los fabricantes de tarjetas madres (motherboards) tengan que agregar complicados sistemas de refrigeración.

Teniendo esto en cuenta, Intel puso en el mercado el 7 de marzo de 1994 la segunda generación de procesadores Pentium P54C. Se introdujo con las velocidades de 90 y 100 MHz con tecnología de 0,6 micrones y posteriormente se agregaron las versiones de 120, 133, 150, 160 y 200 MHz con tecnología de 0,35 micrones.

En todos los casos se redujo la tensión de alimentación a 3,3 volt. Esto redujo drásticamente el consumo de electricidad. De esta manera el chip más rápido (el de 200 MHz) consume lo mismo que el de 66 MHz. Estos integrados vienen con 296 pines. Además la cantidad de transistores subió a 3.300.000. Esto se debe a que se agregó circuitería adicional de control de clock, un controlador de interrupciones avanzado programable (APIC) y una interfaz para procesamiento dual

MICROPROCESADOR PENTIUM P5En octubre de 1994, un matemático reportó en Internet que la Pentium tenía un error que se presentaba cuando se usaba la unidad de punto flotante para hacer divisiones (instrucción FDIV) con determinadas combinaciones de números. Por ejemplo:

962 306 957 033 / 11 010 046 = 87 402,6282027341 (respuesta correcta)962 306 957 033 / 11 010 046 = 87 399,5805831329 (Pentium fallada)

MICROPROCESADOR PENTIUM P55CEl defecto se propagó rápidamente y al poco tiempo el problema era conocido por gente que ni siquiera tenía computadora. Este bug se arregló en las versiones posteriores de los Pentium 60/66 MHz y en las versiones posteriores de los Pentium 75/90/100 MHz.

En enero de 1997 apareció una tercera generación de Pentium, que incorpora lo que Intel llama tecnología MMX (MultiMedia eXtensions) con lo que se agregan 57 instrucciones adicionales. Están disponibles en velocidades de 66/166 MHz, 66/200 MHz y 66/233 MHz (velocidad externa/interna). Las nuevas características incluyen una unidad MMX y el doble de caché. El Pentium MMX(P55C) tiene 4.500.000 transistores con un proceso CMOS-silicio de 0,35 micrones mejorado que permite bajar la tensión a 2,8 volt. Externamente posee 321 pines.

MICROPROCESADOR PENTIUM P5

Las aplicaciones multimedia desarrolladas para el P54C llegan a ejecutarse hasta un 10% más rápido, sin embargo, las nuevas aplicaciones multimedia que se están desarrollando a partir de su introducción, que están aprovechando el nuevo micro código, llegan ha ejecutarse hasta 4 veces más rápido que en el P54C.Un cambio tecnológico importante en el Pentium P55C, es que la ejecución de cada operación elemental requiere de 6 fases entubadas, en lugar de las 5 fases del P5 y del P54C. Además, el P55C utiliza 16 Kbytes de memoria caché para instrucciones y otros 16 Kbytes para datos.

MICROPROCESADOR PENTIUM P5

A continuación se describe esquemáticamente la organización interna de los microprocesadores Pentium P5, P54C y Pentium P55C:

COMPETENCIALos competidores P5 Pentium incluyen el Motorola 68060 y PowerPC 601, así como el SPARC, MIPS, y las familias de microprocesadores Alpha, la mayoría de los cuales también se utiliza un superescalar en orden configuración de tubería de instrucción dual en algún momento.• MOTOROLA 68060El 68060 comparte muchos rasgos con la arquitectura de los Intel Pentium. Ambos tienen una configuración de cañería de instrucciones dual ordenada y superescalar, y un decodificador de instrucciones que divide las instrucciones complejas en otras más simples antes de su ejecución. Aun así, una significativa diferencia es que la FPU del 68060 no usa cañerías y es, por tanto, hasta tres veces más lenta que los Pentium en aplicaciones de coma flotante. En contraste con esto, las multiplicaciones de enteros y las instrucciones de desplazamiento de bits son significativamente más rápidas en el 68060. Una característica interesante del 68060 es la habilidad de ejecutar instrucciones simples en la unidad de generación de direcciones (AGU) y, por tanto, suministrar el resultado dos ciclos antes que la ALU.

COMPETENCIA• POWER PC 601Es un procesador de tecnología RISC de 32 bits, en 50 y 66 MHz. En su diseño utilizaron la interfaz de bus del Motorola 88110. En 1991, IBM busca una alianza con Apple y Motorola para impulsar la creación de este microprocesador, surge la alianza AIM (Apple, IBM y Motorola) cuyo objetivo fue quitar el dominio que Microsoft e Intel tenían en sistemas basados en los 80386 y 80486.

COMPETENCIA

El AMD K5 es un microprocesador tipo x86, rival directo del Intel Pentium. Fue el primer procesador propio que desarrolló AMD.En todos los aspectos era superior el K5 al Pentium, sin embargo AMD tenía poca experiencia en el desarrollo de microprocesadores y los diferentes hitos de producción marcados se fueron superando sin éxito. Por esta razón fue necesario esperar un año después de lo planeado para poderlo sacar al mercado. Fue lanzado el 27 de marzo de 1996. Esta versión todavía era de tipo "provisional", y fue conocido como SSA/5, con los errores en el L1-escondidos. El K5 más rápido fue un PR166 con 116 MHz. De este modo, AMD no pudo convencer a los fabricantes de PC para que montaran el K5. También la prensa y el comercio dieron por hecho que el K5 era peor. El K5 puede considerase como un fracaso para AMD: "Demasiado tarde". El procesador K6, sucesor del K5, cambió las cosas.

PINES

PINES A31-A3: Como salidas, las líneas de dirección del procesador, junto con el byte permite definir el área física de memoria a acceder de E / S.ADS#:Address status indica que un nuevo ciclo esta siendo manejado por el procesador.[APICEN]: Advanced Programmable Interrupt Controller Enable desactiva o desactiva el controlador del chip ApicBE7#-BE5#-BE4#-BE0#: Los bits de habilitación se usan para determinar cuales deben ser escritos en la memoria externa o cuales deben son requeridos por el CPU para el ciclo actualBF[1:0]: determina la frecuencia de radio entre el bus y el núcleo.BOFF#: backoff es usado para abortar los ciclos de bus que no han sido completados.BRDY#: Burst Ready indica que el sistema externo ha presentado datos validos en los pines, por lo que permite leer o escribir en dicho sistemaCLK: Clock provee del tiempo fundamental para el procesador

PINES D63-D0: Son las 64 líneas de datos del procesador. Las líneas desde D7-D0 definen el bit menos significativo, mientras que del D63-D56 el bit mas significativo del bus de datos.EADS#:Esta señal indica que una dirección externa válida ha sido controlada en el procesador.FERR#:El error de punto flotante es activado cuando un punto flotante desenmascarado produce un error.IERR#:El pin de error interno se utiliza para indicar dos tipos de errores, errores internos de paridad y errores de redundancia funcional.KEN#: El pin de habilitación caché se utiliza para determinar si el ciclo actual es almacenable en caché o no, y se utiliza por consiguiente, para determinar la duración del ciclo.M/IO#:La memoria de entrada-salida es uno delos pines definición de ciclo de bus primario. Es válida en el mismo ciclo reloj como los ADS# LOCK#: Indica que el actual ciclo de Bus esta bloqueado(cerrado)RESET: Forza al microprocesador ha comenzar en un estado desconocido. El cache interno estará invalidado hasta pasar el reset