Ing. Diego Barragán Guerrero Integración de entidades en VHDL.

Click here to load reader

download Ing. Diego Barragán Guerrero  Integración de entidades en VHDL.

of 25

Transcript of Ing. Diego Barragán Guerrero Integración de entidades en VHDL.

Integracin de entidades

Ing. Diego Barragn Guerrerohttp://www.matpic.comIntegracin de entidades en VHDLIntroduccinUna de las fortalezas de VHDL es la facilidad de integrar sistemas digitales que contienen una gran cantidad de subsistemas electrnicos con el fin de minimizar el tamao de la aplicacin.La integracin de entidades puede realizarse mediante el diseo individual de cada bloque lgico a travs de varios procesos internos que posteriormente pueden unirse mediante un programa comn.Otra posibilidad es observar y analizar de manera global todo el sistema evaluando su comportamiento solo a travs de sus entradas y salidas.Programacin de entidades individuales: Contador y decodificador

Reporte de uso de recursos.

Contador y decodificador: usando seales.

Teclado, codificador, registro, decodificador

Teclado, codificador, registro, decodificador: TEST BENCH

Teclado, codificador, registro, decodificador: uso de SEALES.

Teclado, codificador, registro, decodificador: TEST BENCH.

SIGNAL y VARIABLESVHDL provee con dos objetos para trabajar con valores de datos no estticos: seales y variables. Constantes y seales pueden ser globales (usadas en tipos de cdigo concurrente o secuencial).Una variable es local, usada solo en cdigos secuenciales: procesos.SIGNALUna seal sirve para pasar valores de entrada o salida de un circuito, as como entre sus unidades internas. Todos los puertos de una entidad son seales por defecto.Sintaxis:SIGNAL name : type [range] [:= initial_value];Ejemplos:SIGNAL control: BIT := '0';SIGNAL count: INTEGER RANGE 0 TO 100;SIGNAL y: STD_LOGIC_VECTOR (7 DOWNTO 0);Una seal puede modificar su valor mediante la sentencia de asignacin de seales, que es