UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

DECANA DE AMÉRICA

FACULTAD DE ELECTRONICA Y ELECTRICA

E.A.P. ELECTRONICA

CURSO: LABORATORIO DE CIRCUITOS DIGITALES I

PROFESOR: OSCAR CASIMIRO PARIASCA INTEGRANTE: HAROLD CHRISTOFER FERNANDEZ POZO

TEMA: CIRCUITO COMPARADOR, GENERADOR DE PARIDAD Y CIRCUITOS COMBINACIONALES CI-MSI

ALUNMO: HAROLD CHRISTOFER FERNANDEZ POZO

CODIGO: 12190097

Ciudad Universitaria, 05 de mayo del 2014.

INFORME PREVIO Nº3: Circuito Comparador, Generador de Paridad y circuitos combinacionales con CI-MSI.

1.- Presentar los diagramas esquemáticos y las tablas de verdad de los C.I. M.S.I. concernientes a esta práctica (74LS85, 74LS86).

A) 74LS85

B) 74LS86

2.- Explique el funcionamiento de un comparador de magnitud de 2 bits y de 4 bits.

A) COMPARADOR DE MAGNITUD DE CUATRO BITS

En un comparador de 4 bits el procedimiento es el siguiente: A=BDeben ser iguales cada uno de sus bits. A>BRecorremos todos los bits de A y B desde el más significativo hasta que A sea 1 y B sea 0. A<BRecorremos todos los bits de A y B desde el más significativo hasta que A sea 0 y B sea 1.

B) COMPARADOR DE MAGNITUD DE DOS BITS

En un comparador de 4 bits el procedimiento es el siguiente: A=BDeben ser iguales cada uno de sus bits. A>BRecorremos todos los bits de A y B desde el más significativo hasta que A sea 1 y B sea 0. A<BRecorremos todos los bits de A y B desde el más significativo hasta que A sea 0 y B sea 1.

o OPERACIÓN A = B

La función lógica de la operación A=B es:

F=

o OPERACIÓN A > BPartimos de la misma base, es decir, utilizar dos números de 2 bits cada uno. Para que un número sea mayor que otro expresado en algebra booleana seria:

F=

Así se va comparando bit a bit teniendo en cuenta que se compara del más significativo a menos significativo.

o OPERACIÓN A< BPartimos de la misma base, es decir, utilizar dos números de 2 bits cada uno. Para que un número sea mayor que otro expresado en algebra booleana seria:

F=

Así se va comparando bit a bit teniendo en cuenta que se compara del más significativo a menos significativo.

3.- Explique el funcionamiento de un circuito generador de paridad. Explique el caso de paridad par o impar.

Los circuitos electrónicos digitales se basan en la transmisión y el procesamiento de información, lo que hace necesario verificar que la información recibida es igual a la emitida; no suelen producirse errores, por lo que cuando ocurren en la mayoría de los casos el error en la transmisión se produce en un único bit.

El método más sencillo y eficaz de comprobación de la transmisión de datos consiste en añadir a la información transmitida un bit más, con la misión de que el número de 1 transmitidos en total sea par (paridad par), o impar (paridad impar).

Detectores/generadores de paridad

Los generadores de paridad par son aquellos circuitos que generan un 0 cuando el número de 1 en la entrada es par y un 1 cuando es impar, en el caso de dos bit, sería como se muestra en la tabla de verdad:

Entradas Salidas 

A B P I

0 0 0 1

0 1 1 0

1 0 1 0

1 1 0 1

P = paridad par, es decir un número de 1 par.

I = paridad impar, es decir un número de 1 impar.

Las funciones canónicas serán:

Cuya posible implementación se muestra en la figura:

Imagen 28. Elaboración propia

Como venimos comentando a lo largo de todo el tema estos circuitos no se suelen cablear, sino que se presentan como circuitos integrados, un ejemplo de generadores de paridad sería el CI 74180.

4.- Explique el funcionamiento de un circuito detector de paridad.

Muchos sistemas  emplean un bit de paridad como medio para la detección de errores de bit. Cualquier  grupo de bits contiene un numero par o impar de 1s . Un bit de paridad se añade al grupo de bits para hacer que el número total de de 1s en el grupo sea siempre par o siempre impar. Un bit de paridad par hace que numero total de 1s sea par, y un bit de paridad impar, hace que el número total de 1s  del grupo sea impar.Un determinado sistema puede funcionar con paridad par  o impar , pero no con ambas. Por ejemplo, si un sistema trabaja  con paridad par,  una comprobación  que se realice en cada grupo de bits recibidos tiene que asegurar que el número total de 1s en ese grupo es par. Si hay un número impar  de 1s, quiere decir que se ha producido un error.

En algunos sistemas se emplean un bit de paridad para la detección de errores de bit. Cualquier cantidad de bit contiene un número par o impar de 1's.

Un bit de paridad par hace el total de dígitos 1's sea par y un bit de paridad impar hace que el número total de 1's en el grupo sea impar.

Se puede decir que un sistema puede funcionar con paridad par o impar, pero no con ambas. Por ejemplo, si un sistema trabaja con paridad par, una verificación que se realiza en cada grupo de bits recibidos tiene asegurar que el número total de 1's de ese grupo sea par. Si existe un número impar de 1's se ha producido error.

paridad par______________Paridad impar

P_______BCD_____________P________BCD

0______0000 ____________1______00001______0001 ____________0______00011______0010 ____________0______00100______0011 ____________1______00111______0100 ____________0______01000______0101 ____________1______01010______0110 ____________1______01101______0111 ____________0______01111______1000 ____________0______10000______1001 ____________1______1001

El bit de paridad se puede agregar al inicio o final del código, depende del

diseño del sistema. El número total de 1's, incluyendo el bit de paridad, siempre es par para paridad par y siempre es impar para paridad impar.

Detección de un error. Un bit de paridad facilita la detección de un único error de bit, pero no detecta dos errores ben un grupo. Por ejemplo Se desea trasmitir el código bcd 1001 .El código total transmitido incluyendo el bit de paridad par es0 1 0 0 1

Considere un error en cuarto bit 0 0 0 0 1

Cuando se recibe este código, la circuitería de verificación de paridad determina que solo existe un 1 (impar), cuando debería ser un número par de 1's. Ya que el código recibido no es un número par de 1's, se detecta un error.

5.- Diseñe un circuito lógico para controlar las luces instaladas en un pasadizo largo que tiene 3 puertas, una en cada extremo y una a la mitad. Cada puerta tiene un interruptor para operar las luces a lo largo del pasillo. Etiquete los interruptores como A, B y C.

A B C F 0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1

6.- Obtener la tabla de verdad de cada una de las salidas S y C del circuito mostrado:

Tabla de verdad:

x y z S C0 0 0 0 0

F= A’B’C + A’B’C’ + AB’C’ + ABCF= A’B’C + A’B’C’ + AB’C’ + ABC

0 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1