informe-2
-
Upload
jazmin-yanez -
Category
Documents
-
view
7 -
download
0
description
Transcript of informe-2
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 1/15
SISTEMAS DIGITALES ESPE
Página 1
TEMA:
Armado de un circuito sumador-restador de 4 bits con su respectiva
implementación a un decodificador BCD de 7 segmentos (ánodo).
OBJETIVO GENERAL:
Realizar la construcción de un circuito sumador y restador en el mismo
circuito, mediante el integrado 74ls283 y un XOR, para luego poder
implementar un decodificador BCD de 7 segmentos (ánodo) y observar
los resultados.
OBJETIVOS ESPECIFICOS:
Armar un circuito sumador de 4 bits, mediante el integrado 74ls283, para
poder realizar sumas de 4 bits respectivamente.
Diseñar un circuito restador de 4 bits mediante su implementación en el
circuito sumador, aplicando una compuerta XOR, para poder dar doble
funcionalidad al circuito.
Implementar un decodificador BCD de 7 segmentos al circuito sumador-
restador, mediante el uso del integrado 74ls47 (ánodo común), para
verificar las sumas y restas y su decodificación establecida atravez de un
display.
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 2/15
SISTEMAS DIGITALES ESPE
Página 2
ANTECEDENTE
Circuito sumador completo de 4 bits
El sumador completo de 4 bits es una concatenación de 4 sumadores binarios
completos de 1 bit, la concatenación se realiza a través de los terminales de
acarreo saliente (Cin) y acarreo entrante (Cout).
En electrónica un sumador es un circuito lógico que calcula la operación suma
generalmente realizado en código binario o BCD exceso 3, caracterizado por:
Los sumadores emplean el sistema binario.
Las entradas son A, B, Cin que son las entradas de bits A y B.
Cin es la entrada de acarreo.
La salida es S y Cout es la salida de acarreo.
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 3/15
SISTEMAS DIGITALES ESPE
Página 3
4BIT BYNARY FULL ADDER (grafico comercial) HAD74LS283P
EXPLICACIÓN DE PINES
1. Salida de la Sumatoria 1 de 2 bits
2. Ingreso de 1 bit B23. Ingreso de 1 bit A2
4. Salida de sumatoria 2 de 2 bits
5. Ingreso de un bit A1
6. Ingreso de un bit B1
7. Acarreo CINT de la suma de 1, 2, 3,4
8. GND (diferencial de potencial que tiene como referencia 0)
9. Acarreo de salida COUT10.Salida de sumatoria 4 de 2 bits
11. Ingreso de un bit B4
12. Ingreso de un bit A4
13.Salida de sumatoria 3 de 2 bits
14. Ingreso de un bit A3
15. Ingreso de un bit B3
16.VCC (representa la energía necesaria para que funcione el integrado)
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 4/15
SISTEMAS DIGITALES ESPE
Página 4
IMPLEMENTACIÓN DE UN CIRCUITO RESTADOR DE 4 BITS AL CIRCUITO
SUMADOR
Resta binaria en un circuito aritmético
Para realizar la resta binaria en el circuito se necesita realizar la suma del
minuendo con el complemento a 2 del sustraendo.
Por lo que el circuito sumador se lo puede adecuar para hacerlo restador
también.
Para obtener el complemento 2 del sustraendo se requiere completar cada bit
del binario y luego agregar 1 a la suma.
Para la última suma se necesita sumar 1 por lo que el acarreo de entrada iría
directo con un uno lógico.
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 5/15
SISTEMAS DIGITALES ESPE
Página 5
Por lo general la compuerta XOR va aplicada hacia las entradas B
Por lo tanto para el funcionamiento del circuito el conector que va hacia el Cin y
las entradas B se lo nombra como “SEL”.
Si analizamos el comportamiento de SEL y la compuerta XOR tenemos:
SEL EntradaB
XOR
0 0 0
0 1 1
1 0 1
1 1 0
Si analizamos el comportamiento observamos que:
SEL=0 no cambia la entrada del bit B.
SEL=1el bit de entrada B se complementa.
Para determinar el funcionamiento del circuito se tiene que:
SEL=0 suma
SEL= 1 resta
Diagrama del circuito sumador restador
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 6/15
SISTEMAS DIGITALES ESPE
Página 6
Análisis de conexión
Las conexiones son similares a la de un sumador comercial de 4 bits.
En las entradas B se aplica una compuerta XOR a cada una, El bit B a una
entrada de la XOR, y la otra entrada viene directo del SEL.
El SEL también va conectado al Cin.
Dificultades
La cantidad de cableado por cada integrado es muy confusa.
Las conexiones se tornan dificultosas por la falta de puntos de conexión.
Si los componentes no se fijan bien al protoboard el circuito no funciona
correctamente.
Conclusiones
Par que la resta funcione correctamente solo de necesita complementar
al bit, eso se lo hace con la compuerta XOR al inicio y luego sumar 1 al
resultado de las operaciones, eso se logra aplicando un “uno lógico” al
acarreo de entrada.
Una vez obtenido en circuito sumador de 4 bits, se lo puede modificar
fácilmente para que funcione para que en ese mismo circuito funcione la
suma y resta.
Se genera un código de 4 bits, por lo que se podría complementar un
decodificador y así poder visualizar de mejor manera los resultados.
Recomendaciones
Tener en cuenta que cada elemento necesita su respectiva polarización
especial para el caso por lo que se recomienda revisar bien las mismas.
Es necesario llevar a cabo las debidas simulaciones para poder detectar
errores de conexiones.
Evitar conexiones malas o cortos ya que los elementos son muysensibles y delicados.
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 7/15
SISTEMAS DIGITALES ESPE
Página 7
IMPLEMENTACION DE UN DECODIFICADOR BCD DE 7 SEGMENTOS AL
CIRCUITO SUMADOR-RESTADOR
Para la respectiva implementación vamos a usar un decodificador BCD de 7
segmentos (ánodo común), este elemento se lo encuentra en el circuito
integrado 74LS47.
¿Por qué ánodo común?
Se lo denomina ánodo común ya que en cada una de sus salidas posee una
compuerta negadora, es decir la respuesta es negada.
¿Por qué se niega la respuesta?
Se niega ya que de esta forma se usa el display ánodo común, cumpliendo asílos objetivos propuestos.
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 8/15
SISTEMAS DIGITALES ESPE
Página 8
Data sheet (74LS47)
Detalle de pines
1. Primera entrada
2. Segunda entrada
3. LT
4. Bi/ RBO
5. Activador del decodificador
6. tercera entrada
7. cuarta entrada
8. GND conexión a tierra
9. segmento a visualizarse (e)
10.segmento a visualizarse (d)
11.segmento a visualizarse (c)
12.segmento a visualizarse (b)
13.segmento a visualizarse (a)
14.segmento a visualizarse (g)
15.segmento a visualizarse (f)
16.VCC entrada de alimentación
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 9/15
SISTEMAS DIGITALES ESPE
Página 9
Funcionamiento
El integrado posee 4 entradas (A,B,C,D) en las cuales va a ingresar los
respectivos dígitos en BCD o también nombrado Binario de 4 bits.
En el interior se realiza su respectiva codificación a los 7 segmentos de salida.
En la salida posee una negadora, para ser usada como ánodo común.
Conexión
A las entradas del decoder se deben conectar las sumas del circuito sumador-
restador de la siguiente forma:
S0 A
S1B
S2C
S3D
Las salidas (a,b,c,d,e,f,g,) irán hacia las entradas (a,b,c,d,e,f,g,) de el display
de 7 segmentos conectadas igual con igual para visualizar las operaciones.
Tabla de verdad del circuito integrado (74LS47):
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 10/15
SISTEMAS DIGITALES ESPE
Página
10
Display de 7 segmentos ánodo común
Funcionamiento (display ánodo común)
Todos los ánodos de los diodos LED unidos y conectados a la fuente de
alimentación.
En este caso para activar cualquier elemento hay que poner el cátodo del
elemento a tierra a través de una resistencia para limitar la corriente que pasa
por el elemento.
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 11/15
SISTEMAS DIGITALES ESPE
Página
11
Data sheet (display de 7 segmentos)
Detalle de pines ánodo común
1. Entrada de segmento e
2. Entrada de segmento d
3. VCC conexión a alimentación
4. Entrada de segmento c
5. Dp (representa el funcionamiento del display)
6. Entrada de segmento b
7. Entrada de segmento a
8. VCC conexión a alimentación
9. Entrada de segmento f
10.Entrada de segmento g
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 12/15
SISTEMAS DIGITALES ESPE
Página
12
Conexión con el decoder 74LS48 y display de 7 segmentos
Explicación
El decoder posee las salidas (a.b.c.d.e.f.g), y el display tiene también las
mismas entradas por lo que solo se necesita conectar las salidas y entradas
similares.
Por lo tanto estos dos elementos son complemento uno del otro.
Dificultades
Una de las mayores dificultades al realizar el circuito es el cableado ya
todos los elementos deben de estar totalmente polarizados
El Display se quema con facilidad (dispositivo muy sensible)
Conclusiones
Se utiliza un decodificador de BCD a siete segmentos para tomar una
entrada BCD de cuatro bits y dar salidas que pasarán corriente a través
de los segmentos indicados para presentar el dígito decimal
Las compuertas lógicas son dispositivos electrónicos muy sencillos, pero
al mismo tiempo son muy utilizados en el área de la automatización
industrial. En esta práctica se observó el comportamiento de las
compuertas NOT (inversor), XOR, un sumador comercial 74LS283, un
decodificador 74LS48
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 13/15
SISTEMAS DIGITALES ESPE
Página
13
Recomendaciones
Realizar los circuitos con tiempo y paciencia
Simular primero el circuito el programa ISIS PTROTEUS
ANEXOS
Diagrama interno del integrado 74ls47
Observación:
A las salidas del diagrama se ven las compuertas negadoras con lo cual se
determina el cátodo común.
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 14/15
SISTEMAS DIGITALES ESPE
Página
14
Diagrama del circuito sumador restador, accionado en modo suma,
implementado el decoder y el display.
Diagrama del circuito sumador restador, accionado en modo resta,
implementado el decoder y el display.
Observación:
Se ven accionados en los logis state en ambos circuitos de la misma forma en
ambos el 2 en binario, en el circuito sumador la suma se efectúa 2+2=4, y en la
resta de misma manera 2-2=0, comprobando la funcionalidad correcta.
7/18/2019 informe-2
http://slidepdf.com/reader/full/informe-2-569194a908d50 15/15