IMPLEMENTACIÓN DE UN LATCH RS
-
Upload
louis-charles -
Category
Documents
-
view
195 -
download
1
Transcript of IMPLEMENTACIÓN DE UN LATCH RS
PRACTICA N° 1
IMPLEMENTACIÓN DE UN LATCH RS
CIRCUITOS LOGICOS
LUIS CARLOS ARRIETA NAVARROIVAN JOSE RUIZ GARCIA
EDUARDO ANDRES SANTOS CONTRERAS
ZURISADDAI SEVERICHE M.ING. ELECTRONICA
UNIVERSIDAD DE SUCREFACULTAD DE INGENIERÍA
PROGRAMA TECNOLOGÍA EN ELECTRÓNICASEMESTRE V
SINCELEJO – SUCRESEPTIENMBRE 15 DEL 2010
INTRODUCCION
Dentro de la electrónica digital, existe un gran número de problemas a resolver
que se repiten normalmente. Por ejemplo, es muy común que al diseñar un circuito
electrónico necesitemos tener el valor opuesto al de un punto determinado, o que
cuando un cierto número de pulsadores estén activados, una salida permanezca
apagada. Todas estas situaciones pueden ser expresadas mediante ceros y unos,
y tratadas mediante circuitos digitales. Los elementos básicos de cualquier circuito
digital son las compuertas lógicas
Hay disponible una gran variedad de compuertas estándar, cada una con un
comportamiento perfectamente definido, y es posible combinarlas entre si para
obtener funciones nuevas.
Desde el punto de vista practico, podemos considerar a cada compuerta como una
caja negra, en la que se introducen valores digitales en sus entradas, y el valor del
resultado aparece en la salida.
Cada compuerta tiene asociada una tabla de verdad, que expresa en forma de
lista el estado de su salida para cada combinación posible de estados en la(s)
entrada(s).
MARCO TEORICO
La potencia de los sistemas digitales está en la capacidad de sus componentes
para tomar decisiones lógicas. Para esto debemos poder representar las
proposiciones lógicas formuladas en lenguaje ordinario, con proposiciones
simbólicas. Esto es asignarle un símbolo a la proposición.
En lógica las proposiciones son verdaderas o falsas, y para expresar su valor de
verdad se utiliza el símbolo "F" o "0 "para falso y "V" o "1" para verdadero.
Las proposiciones solas no tienen mucho sentido si no se relacionan con otras
para tomar decisiones. Así podemos reunir varias proposiciones lógicas para
obtener una proposición compuesta. El valor de verdad de la proposición
compuesta (verdadero o falso ; 1 o 0) dependerá del valor de verdad de cada
proposición componente y de la relación entre estas. La relación entre las
proposiciones lógicas componentes viene dada por el operador lógico.Los
operadores lógicos primarios son el AND, el OR y el NOT.
Ahora es importante relacionar los operadores lógicos con los circuitos
electronicos, y para esto tenemos las compuertas lógicas, que son el equivalente
electronico de los operadores lógicos. La compuerta lógica es un dispositivo
electronico que cuenta con un terminal de salida y varios terminales de entrada. El
potencial de voltaje con respecto a tierra de cualquier terminal de entrada o salida,
puede asumir solo uno de dos valores especificos. Uno de los voltajes
representará el verdadero y el otro voltaje el falso.
Compuerta NAND
Cualquier compuerta lógica se puede negar, esto es, invertir el estado de su
salida, simplemente agregando una compuerta NOT que realice esa tarea. Debido
a que es una situación muy común,
se fabrican compuertas que ya están negadas internamente. Este es el caso de la
compuerta NAND: es simplemente la negación de la compuerta AND vista
anteriormente. Esto modifica su tabla de verdad, de hecho la invierte (se dice que
la niega) quedando que la salida solo será un 0 cuando todas sus entradas estén
en 1.
El pequeño círculo en su salida es el que simboliza la negación. El numero de
entradas debe ser como mínimo de dos, pero no es raro encontrar NAND de 3 o
mas entradas
Agregando una etapa NOT a una compuerta AND obtenemos una NAND.
Compuerta NOR
Agregando una etapa NOT a una compuerta OR obtenemos una NOR.
OBJETIVOS
Estudiar la operación de las compuertas NOR y NAND interconectadas con
realimentación para inducir comportamiento de cerrojo.3
Manejo de los latchs en nuestra vida cotidiana.
COMPONENTES, INSTRUMENTOS Y HERRAMIENTAS
COMPONENTES
1 IC 7402
1 IC 7400
2 Diodos Led Rojos
3 Resistencias De 330Ω
HERRAMIENTAS
Cables UTP, Para Puentes De Conexión.
Pinza De Punta Plana.
Pinza Pelacables.
.
INSTRUMENTOS
Fuente De Voltaje Graduable.
Multimetro
Tablero De Conexiones o Protoboard.
Resultados
1. Simulación latch con compuerta NOR e imagen correspondiente de la
practica que corrobora los resultados.
Se llevaron los dos interruptores a la posición de abierto obteniendo el
siguiente resultado :
Grafico Nº1 (R=0, S=0)
Imagen Nº1(R=0, =0)
Luego se accionó el interruptor con la función SET obteniéndose lo
siguiente:
Grafico Nº2(R=1,S=0)
Imagen Nº2 (R=1, S=0)
Más Tarde se accionó el interruptor con la función RESET y se
desactivo la función SET obteniéndose lo siguiente:
Grafico Nº3(R=0,S=1)
Imagen N°3(R=0,S=1)
Después el interruptor con la función RESET y el interruptor con la
función SET se activaron simultáneamente obteniéndose lo siguiente:
Grafico Nº4 (R=1, S=1) ESTADO PROHIBIDO (LED INTERMITENTE)
Imagen Nº4 (R=1, S=1) INDETERMINADO (LED INTERMITENTE)
2. Simulación latch con compuerta NAND e imagen correspondiente de la
practica que corrobora los resultados.
Grafica Nº5(R=0, S=0)
Grafico Nº6(R=1, S=0)
Grafico Nº7(R=0, S=1)
Grafico Nº8(R=1, S=1)
OBSERVACIONES
Se tuvieron inconvenientes en el montaje de los circuitos del lacth S-R NOR y
latch S-R NAND pero al final se lograron alcanzar las metas propuestas en el
desarrollo de la guía y las metas personales.
ANÁLISIS DE RESULTADO
El funcionamiento del latch R-S con entrada activa a nivel alto se deriva del
comportamiento de la puerta NOR .Si una de las entradas de una puerta NOR (de
dos entradas) se mantiene a ‘0’ la salida será la inversa de la otra entrada. En
consecuencia si en el latch R y S son ‘0’, la salida del circuito se mantendrá en el
estado anterior a esa combinación. Si la entrada R del latch se pone a ‘1’ mientras
que la entrada S permanece a ‘0’, la salida Q se pondrá a ‘0’ sin importar su
estado previo (en una puerta NOR en cuanto hay una entrada a ‘1’ la salida es ‘0‘)
y a su vez la salida negada, Q se pondrá a ‘1‘, el latch pasará al estado de Reset.
Si ahora R vuelve a ‘0’ el circuito entrará de nuevo en su modo de memoria. De
manera similar si S se lleva a ‘1’ mientras R permanece a ‘0’, entonces la salida
negada Q se pondrá a ‘0’, con lo que la salida Q se colocará a ‘1’ el latch estaría
en su saluda en un nivel alto.
Al comparar el funcionamiento de una puerta NAND con otra NOR podemos ver
que si bien una puerta NOR se asemeja a un inversor cuando una de sus entradas
está conectada a ‘0’, la puerta NAND se asemeja a un inversor cuando una de sus
entradas está conectada a ‘1’ Por tanto el modo de memoria del latch
corresponde en este caso con las dos entradas a ‘1’. Si la entrada S se lleva a
nivel bajo ‘0’ la salida Q se pone a ‘1’ (SET) y si la entrada R se lleva a nivel bajo
‘0’ la salida Q será ‘0’ (RESET). De ahí que a este latch se le dé el nombre de
latch con entrada activa a nivel bajo. El estado prohibido del latch R-S con
compuerta NOR se da cuando las entradas R y S están en su nivel alto en
comparación con el latch R-S con compuerta NAND donde su estado prohibido se
da cuando las entradas R y S están en un nivel alto.
CONCLUSIONES
De la práctica anterior se puede concluir lo siguiente, en el latch SR con la
compuerta NOR cuando:
La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’).
La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’ ).
Si las entradas están desactivadas (R=0 y S=0) la salida del latch no
cambia (Qn=Qn-1).
Si se activan las dos entradas (R=1 y S=1) el circuito no funciona
correctamente (Q=0 y Q =0).
El latch tiene una memoria temporal donde se almacenan y se mantiene un
estado anterior.
BIBLIOGRAFIA
WWW.WIKIPEDIA.ES/FLIP_FLOPS
SISTEMAS DIGITALES - RONALD J. TOCCI