IE733 – Prof. Jacobus

Cap. 5

Transistores MOS com canal implantado.

(parte 2)

Enriquecimento Depleção

Usando dopagem tipo p no canal a tensão de limiar aumenta – dispositivo enriquecimento.

5.3 Transistores nMOS de Depleção.

B

SG

D

n

n+ n+

B

SG

D

pn+n+

Se desejarmos fazer um dispositivo tipo depleção (VT significativamente negativo) devemos implantar íons doadores.Para isso, Q’B deve ser positivo, o que significa que deve existir no canal uma concentração liquida de átomos doadores.

Transistores nMOS de Depleção

A implantação tipo n forma uma ligação entre fonte e dreno.

Assim para VGS= 0 V existe corrente no canal!!

Se VGS for suficientemente negativo, os elétrons próximo à superfície são repelidos, e a superfície torna-se depletada.

A condução fica limitada à região tipo n abaixo da superfície.

Dispositivos que operam dessa maneira são conhecidos como “dispositivos de canal enterrado” (buried channel) em contraste ao dispositivo anterior, chamado de “dispositivo de canal de superfície”.

Transistores nMOS de Depleção

Se considerarmos que todos os íons implantados estão muito próximos à superfície:Q’0 vai ser alterado por +q(M), causando um deslocamento do VT de -qM/C’ox. M = NI.dI → dose de implantação

NDS = NI - NAB

Vamos analisar os dispositivos com esse tipo de implantação.

'

'0

oxMSFB C

QV

Mais realisticamente, o perfíl é do tipo:

Transistores nMOS de Depleção5.3.2 – Cargas e tensões de limiar.

O substrato tipo p e a implantação tipo n formam uma junção pn

O valor de VCB determina a largura da região de depleção e os valores das cargas de cada junção.Usando a aproximação por degrau descrita no apêndice C, temos:

CBbiABDS

ABDSSJ V

NNNNqQ

...2' carga de cada

lado da junção.

Transistores nMOS de Depleção

Existe uma região não depletada na implantação n que contém cargas móveis (eletróns) e vai estar disponível para condução.

Se diminuirmos VGB (negativo) estas cargas serão repelidas pelas cargas negativas no terminal de porta

Definiremos VTB como sendo a tensão VGB(-) onde todos os portadores móveis da região n estão repelidos.

VTB, tensão de limiar de porta-susbtrato.

VGB ≤ VTB

Transistores nMOS de DepleçãoAumentando um pouco mais o valor de VGB:

As cargas na porta ficam menos negativas e apenas parte da região implantada fica depletada para a neutralidade de cargas.

Os elétrons da parte não depletada formam o canal!!

dispositivo de canal enterrado

Aumentando mais ainda VGB podemos alcançar o ponto onde não existe depleção de superfície (Q’G + Q’0= 0) fig 5.12c.

O valor de VGB onde isso ocorre vamos denotar por VNB.

Transistores nMOS de Depleção

cada elétron está balanceado por um íon doador.

Se aumentarmos VGB acima desse ponto, cargas positivas vão aparecer no terminal de porta fazendo com que elétrons se acumulem na superfície da região implantada:

os elétrons na camada de acumulação vão contribuir com a condução.VGC = VGB – VCB

VGC > VN

VGB = VNB

VGC = VN

Transistores nMOS de Depleção

A partir dessas considerações vamos desenvolver as relações básicas das cargas num dispositivo tipo depleção, lembrando que:Q’G = C’ox. OX

- Depleção de superfície.

Q’T (+) são as cargas devido aos átomos doadores ionizados (fig5.12b).

TDSSTT NqQQ ...2'1

'

Q’G + Q’0 + Q’T = 0

A equação do potencial indo da porta até o susbtrato é:

VGB = OX + T + (bi + VCB) + MS

Onde MS é relativo ao substrato não implantado.

Transistores nMOS de Depleção

CBbiFBGBDSSox

DSS

ox

DSST VVVNq

CNq

CNqQ

...2....

2

'''

Quando as duas regiões de depleção da fig 5.12b se encontrarem VTB

A carga total nessa região de depleção será igual à carga de íons doadores:

IDSJVVT dNqQQTBGB

..''

CBTCBTB VVVV

usando as expressões de Q’T

e Q’J resolvendo para VTB;

biCBbiITCBT VVVV 0

Esta simplificação é assunto do Prob. 5.5

biIS

oxI

ox

IDSbiFBT

CdC

dNqVV

.2

.1.. '

'0

..1'

S

oxII

Cd

Das equações acima obtém-se:

(assumiu se NI >> NAB)

Onde é relativo ao substrato não implantado

Transistores nMOS de Depleção

O efeito de corpo também está presente neste tipo de dispositivo:

↑ VCB ↑ VT, porém com 1 >

Partindo da fig 5.12b, aumentando VCB com VGB constante o canal pode desaparecer (VGB=VTB) !!.

1o ↑ VCB, a região de depleção na junção aumenta.

2o ↑ VCB, a depleção de superfície aumenta (ver equação Q’T).

Para um transistor VCB→VSB:

biSBbiITT VVV 0 (p/ NI >> NAB)

Podemos usar o VT acima nos modelos de IDS de transistoresnão implantados, ou desenvolver mais modelos específicos.

Transistores nMOS de Depleção

Fazendo uma análise mais cuidadosa:

A carga móvel na condição de depleção de superfície é devida aos elétrons livres na parte não depletada da implantação, Q’nb.

Se não houver depleção → Q’nb = número de átomos doadores = q.NDS.dI

Se houver, é diminuído um elétron para cada átomo depletado.

Os elétrons restantes:

'J

'TIDS

'nb Q - Q - .dq.N- Q

Transistores nMOS de Depleção

Nos dispositivos tipo depleção pode acontecer um caso indesejável:

P/ NSD e VCB fixos, se dI ↑, para estrangular o canal T será ↑Se o potencial for grande, antes do estrangulamento, pode acontecer a inversão de superfície, ou seja, aparecer lacunas.Sendo assim, não é possível estrangular o canal, pois se T ↑↑ este fica fixo e apenas lacunas ↑

Para evitar, não utilizar alta dose e/ou alta energia para a implantação da camada n!

- Neutralidade de superfície.

VNB = tensão VGB para neutralidade de cargas.

Q’G + Q’0 = 0

Não há queda de potencial

VGB = ox + bi + VCB + MS

CBbiox

MSNBGB VCQVV '

'0

ouCBbiFBNB VVV

A mesma análise anterior de cargas móveis pode ser feita, lembrando que neste caso Q’T = 0, daí:

CBNNB VVV

'JIDS

'nn Q -.dq.N- Q

Eq. 5.3.16

Transistores nMOS de Depleção

Transistores nMOS de Depleção- Acumulação de superfície.

Com VGB > VNB;

A carga (Q’na) é devido aos elétrons na camada de acumulação assumida infinitesimal.

A queda de potencial nessa região é desprezível!!

Q’G + Q’0 + Q’na= 0

usando eq. 5.3.16 CBbiFBGBoxna VVVCQ ''

A carga total (acumulação + região não depletada) é:

Q’na + Q’nn

Eq. 5.3.22

Transistores nMOS de Depleção5.3.3 – Operação do Transistor

Com VGS > VT(VSB) e usando VSB → VCB:

O valor efetivo de VCB aumenta da fonte em direção ao dreno; assim a região de depleção será mais profunda próximo ao dreno.Dependendo das tensões nos terminais, podemos ter:

1o – Se VT < VGS < VN

Como VCB(x) aumenta, VT(VCB) também aumenta, podendo levar o dreno ao estrangulamento. Antes disso caso (a) : VDS < V’

DS1

- Se a tensão de dreno exceder esse valor (V’DS1) → (b)

áreas hachuradas = regiões de depleção

Transistores nMOS de Depleção

2o - VGS > VN, acumulação de superfície.

- Se VDS for pequeno, caso (c).

- Se ↑VDS ↑ região de depleção|Q’J| ↑ próximo ao dreno e ↓ |Q’na|

Se aumentarmos ainda mais VDS, Q’na tende a desaparecer.

Para isto acontecer, VGD < VN (VGD = VGS – VDS)

VDS > VGS –VN caso (d).

3o – VDS>V’DS2.

Aumentando VDS até o estrangulamento, caso (e).

Transistores nMOS de Depleção

Como podemos calcular as correntes nessas regiões ?

→ Q’I será substituído pela carga total móvel de cada caso.

→ As mobilidades não serão as mesmas. Existem diferentes tipos de mecanismos de espalhamento (scattering): B > S

Considerando os três casos de não-saturação:

Transistores nMOS de Depleção1o - Depleção de superfície.

A carga total é dada por Q’nb.

CB

V

V nbBDSN VdQL

WI DB

SB ' B é a mobilidade no

“corpo” da região n.

2o - Acumulação de superfície.

A carga total é dada por Q’na na região de acumulação e por Q’nn, devido aos elétons da região não depletada.

CB

V

V nnBnaSDSN VdQQL

WI DB

SB ''

S é a mobilidade na superfície.

'J

'TIDS

'nb Q - Q - .dq.N- Q

'JIDS

'nn Q -.dq.N- Q

CBbiFBGBoxna VVVCQ ''

Transistores nMOS de Depleção3o – Acumulação/depleção de superfície.

VCBI é o valor de VCB, correnpondente ao ponto do canal, onde se passa da acumulação para a depleção.

Nesse ponto Q’na = 0

VCBI = VGB - VFB - bi

usando eq. 5.3.22

À esquerda deste ponto temos, Q’na + Q’nn, à direita, Q’nb.

CB

V

V nbBCB

V

V nnBnaSDSN VdQL

WVdQQL

WI DB

CBI

CBI

SB '''

Usando as expressões desenvolvidas para Q’na, Q’nn, e Q’nb nas equações anteriores podemos determinar as correntes IDSN. Para o cálculo de V’DS podemos aplicar a maneira usual dIDSN/dVDS = 0 ou Q’

nb(VCB=VDB)=0As expressões IDSN resultantes são complicadas, mas é possível também serem feitas simplificações (expansões por séries) – Tabela 5.1

Tabela 5.1

Transistores nMOS de Depleção

Transistores nMOS de Depleção

B f(VGS).

A mobilidade de superfície pode ser atribuída como dependente de VGS, usando o conceito de mobilidade efetiva.

NGS

SeffS VV

1

0,

- Degradação da mobilidade para altos valores de VGS.

- O desvio para pequenos valores de VGS é devido a corrente de difusão (inversão fraca!), não utilizada nos modelos

P/ VT<VGS<VN IDS~ BC’

ox/(1+ )é < que SC’

ox de canal de superfície!

Para o gráfico de √IDS x VGS, (em saturação): Os efeitos são menos pronunciados; predomina o efeito da degradação da mobilidade.

IDS = k.(VGS - VT)2

Para alguns dispositivos de depleção, a equação acima mostrou-se mais precisa do que para os de enriquecimento com o mesmo substrato.

Em alguns simuladores, são atribuídas as mesmas equações para os dispositivos de enriquecimento e depleção, apenas usando valores de VT correspondentes. Pode resultar em erros significativos.

Transistores nMOS

de Depleção

Transistores nMOS de Depleção

As equações desenvolvidas (tabela 5.1) não valem para transistores de depleção com implantação profunda.

Vai existir um canal quando VSB for pequeno mesmo se VGS for bem negativo.

O modelo também não é valido quando duas regiões de depleção estão muito próximas, pois a corrente de difusão torna-se importante, além da aproximação de depleção abrupta tornar-se crítica.

5.3 Transistores pMOS de Enriquecimento.DepleçãoEnriquecimento

B

SG

D

n

p+ p+

B

SG

D

p

p+p+

Usar uma implantação do mesmo tipo do substrato.

CMOS n+ poly gates VT -1.2 pMOS

Neste caso é necessário aumentar o valor de VT p/ ~ -0.5V

Q’B deve ser negativo → I/I tipo p no canal → pMOS depleção.

“transistor compensado”

O transistor compensado apresentar muitos efeitos de canal curto.Usa-se CMOS p+ poly gates.