7/26/2019 Guia1_SDI-1-2016

1/20

7/26/2019 Guia1_SDI-1-2016

2/20

Proveen entre 600 a 10000 compuertas utilizables y contadores de velocidad superiores a 227.3

MHz. Son totalmente compatibles con lgica TTL.

Figura No. 1: Distribucin de pines para los CPLD.

Se utilizaran tres tipos de CPLD: EPM3032aTC44-10, EPM3064aTC44-10 y EPM240T100C5n.

Instalacin y licenciamiento del Software

Para la descarga del software como ya se haba mencionado lo podemos buscar dentro de la pgina

oficial de Altera:www.altera.com

Se recomienda entrar a este sitiohttps://www.altera.com/download/sw/dnl-sw-index.jspsiempre

de la pgina de Altera y hacer seleccionar la versin basndose en dispositivos, tal como lo muestra

la imagen

Figura No. 2: Pantalla de bsqueda del software adecuado.

http://www.altera.com/http://www.altera.com/http://www.altera.com/https://www.altera.com/download/sw/dnl-sw-index.jsphttps://www.altera.com/download/sw/dnl-sw-index.jsphttps://www.altera.com/download/sw/dnl-sw-index.jsphttps://www.altera.com/download/sw/dnl-sw-index.jsphttps://www.altera.com/download/sw/dnl-sw-index.jsphttps://www.altera.com/download/sw/dnl-sw-index.jsphttps://www.altera.com/download/sw/dnl-sw-index.jsphttps://www.altera.com/download/sw/dnl-sw-index.jsphttps://www.altera.com/download/sw/dnl-sw-index.jsphttp://www.altera.com/http://www.altera.com/

7/26/2019 Guia1_SDI-1-2016

3/20

Luego de dar clic a la versin, se llegara a la siguiente pgina en donde se debe descargar los

archivos marcados.

Figura No. 3: Pgina Principal de descarga.

Todo esto tendr un peso de 1.6 GB aproximado, pero se debe tener libre por lo menos 6 GB en

disco duro para completar la instalacin de forma satisfactoria.

Una ventaja significativa es que esta versin ya no necesita un archivo de licencia.

Figura No. 4: Licencias.

Una vez se tienen los archivos se ejecuta primero el archivo QuartusSetupWeb-version.exe Se

desplegara el asistente de instalacin.

7/26/2019 Guia1_SDI-1-2016

4/20

Figura No. 5: Asistente de instalacin.

Los siguientes pasos son similares a cualquier programa en Windows, aceptar los trminos y

condiciones, seleccionar la carpeta de instalacin (recordar esta direccin ya que posteriormente

se utiliza).

Figura No. 6: Trminos y condiciones.

7/26/2019 Guia1_SDI-1-2016

5/20

Figura No. 7: Carpeta de instalacin.

Una vez finalizada la instalacin el programa estar listo para ser utilizado, en la ventana principal

se despliega un asistente para la ejecucin de un nuevo proyecto, esa seccin ser descrita

posteriormente.

Figura. 8: Pantalla inicial Quartus II.

La instalacin del Quartus Programmer es posterior y sigue la misma lgica del programa anterior,

Quartus Programmer es una extensin de la suite por lo tanto es un programa independiente, si se

necesitara solo el programador perfectamente se podra instalar sin necesidad de instalar toda la

suite, y para programar los dispositivos solamente se necesitaran los archivos .pof generados por

el compilador previamente.

7/26/2019 Guia1_SDI-1-2016

6/20

Figura No. 9: Pantalla inicial del Quartus Programmer.

CPLD

Como se haba mencionado los CPLD disponibles son de la familia MAX 3000 con un

empaquetamiento tipo TQFP (Thin Quad Flat Package), correspondiente a un montaje superficial,

ya que los dispositivos son de uso acadmico lo ideal era crear una base estndar, siguiendo esta

idea se tom el estndar DIL40 (Dual in Line, 40 pines) y se reconfiguro el nuevo pinout del

dispositivo, el cual quedo de la siguiente manera:

No. de Pin Descripcion No. de Pin Descripcion1 TDI, I/O expandible 21, 22, 23 General I/O

2, 3 General I/O 24 VCC

4 GND 25 InputOE2

5, 6 General I/O 26 InputGCLK2

7 TMS, I/O expandible 27 InputOE1

8 General I/O 28 InputGCLK1

9 VCC (3.3 V) 29, 30, 31 General I/O

10 General I/O 32 TDO, I/O expandible

11, 12, 13, 14 General I/O 33 General I/O

15 VCC 34 VCC

16, 17, 18, 19, 20 General I/O 35,36 General I/O

37 TMS, I/O expandible

38, 40 General I/O

39 GND

Tabla No. 1: Pin Out Base estndar.

7/26/2019 Guia1_SDI-1-2016

7/20

Programacin del CPLD en Quartus II

A continuacin se muestra los pasos para programar un CPLD.

1. Inicializar Quartus II.

2. Del men File, click en New Project Wizard

Figura No. 10: Men File.

3.

Se abrir un asistente, en el cual hay que completar 5 pasos para la configuracin del

proyecto.

4. En el paso nmero 1 se asignara la carpeta en donde se guarden los archivos creados por

el proyecto, as como tambin el nombre del mismo, la carpeta puede tener cualquier

ubicacin y el nombre del proyecto puede ser cualquiera.

7/26/2019 Guia1_SDI-1-2016

8/20

Figura No. 11: pagina 1 creacin del proyecto

5. La pgina numero 2 permite agregar archivos de diseo ya existentes, si se requiere un

proyecto desde cero lo ideal es clic en Next.

6. La siguiente etapa permite seleccionar el dispositivo que se requiere programar, para el

ejemplo se utilizara un EPM3064ATC44-10.

Figura No. 12: seleccin de dispositivos.

7/26/2019 Guia1_SDI-1-2016

9/20

7. La etapa 4 permite la seleccin de las herramientas a utilizar para la compilacin del

proyecto por el momento no se configurara nada en esa parte.

8. La etapa 5 muestra un reporte de configuracin del proyecto.

Figura No. 13: reporte de configuracin.

9. En el men File, clic en New.

10.Seleccionar la opcin VHDL filey clic en Ok.

Figura No. 14: seleccin de tipo de archivo

11.Se abrir una ventana de edicin de texto en la cual se introducir el cdigo.

12.En el men File, clic en la opcin Save As y se guarda el archivo .tdf con el mismo nombre

del proyecto.

13.Escribir el cdigo.

7/26/2019 Guia1_SDI-1-2016

10/20

Figura No. 15: cdigo.

14. En el men Prossesing seleccionar la opcinStart compilation.

Figura No. 16. Compilar el cdigo.

7/26/2019 Guia1_SDI-1-2016

11/20

Figura No. 17: si no hay errores se mostrar el siguiente mensaje.

15.

Abrir ModelSim.

Figura No. 18: cerrar el mensaje de bienvenida.

7/26/2019 Guia1_SDI-1-2016

12/20

16.

Dar clic en el men File luego clic enNew y clic enProyect.

Figura No. 19: nuevo proyecto

17.

De preferencia llamar al proyecto del mismo con el mismo nombre del cdigo y guardarlo

en la misma carpeta donde se guard el cdigo. Y damos OK.

Figura No. 20: guardando el nuevo proyecto.

7/26/2019 Guia1_SDI-1-2016

13/20

18.

Seleccionamos la opcin Add Existing File buscamosy seleccionamos el archivo VHDL que

ya habamos creado y compilado en Quartus II.

Figura No. 21: creando el archivo de simulacin de ondas.

19.

Al cargar el archivo se observa de la siguiente manera. Luego en el men Complile,clic en

compile All. En la barra inferior Transcript debe aparecer el mensaje de compilacin

exitosa.

Figura 22. Compilacin del archivo.

7/26/2019 Guia1_SDI-1-2016

14/20

7/26/2019 Guia1_SDI-1-2016

15/20

21.

En el men Viewseleccionar las opciones de Objets y Wave si estas no estn seleccionadas.

Debe tener abierto las ventanas que se muestran en la figura 25

Figura 25.

22.

Sombreamos los pines de entrada y salida y damos clic derecho sobre uno de estos luego

seleccionamos la opcin Add Wave.

Figura 26. Agregamos las entradas y salida al simulador.

7/26/2019 Guia1_SDI-1-2016

16/20

23.

En la barra inferior Transcript utilizamos el comando forc con el cual asignamos los valores

que irn tomando las variables de entrada, para que cumplan con su respectiva tabla de

verdad.

Figura 27. Asignando los valores de la simulacin.

Figura 28. Como se observa la simulacin de una compuerta AND donde su salida es 1 solo si

sus dos entradas son 1.

7/26/2019 Guia1_SDI-1-2016

17/20

7/26/2019 Guia1_SDI-1-2016

18/20

Para girar a los lados, se hace que las llantas giren en distintas direcciones, por ejemplo paragirar a la izquierda, las llantas X rotaran hacia atrs mientras las llantas Y hacia adelante.

Para hacer que el par de llantas X giren hacia adelante se deber poner en una variable decontrol llamada X el bit 0, para que giren hacia atrs X=1, igual para el par de llantas Y,

con su respectiva variable de control Y, la lgica de control de las llantas es la siguiente.

X Y Descripcin

0 0 Hacia adelante

0 1 Hacia la derecha

1 0 Hacia la izquierda

1 1 Hacia atrs

Si los tres sensores A, B y C estn en 1, es decir, detecta obstculo en las tres direcciones,empezar a retroceder. De lo contrario girar en la direccin que est libre de obstculos. Siexiste la posibilidad de girar hacia la derecha o hacia la izquierda se girar a la derecha.

1.3.1Encontrar la tabla de verdad que representa la lgica de control.1.3.2. Implementar el circuito con cdigo VHDL.

7/26/2019 Guia1_SDI-1-2016

19/20

1.3.3. Obtener graficas de simulacin, en las que se muestren las entradas (A, B y C) y lassalidas (X y Y), con todas las posibilidades de entrada.

2.

Preguntas de Investigacin.

2.1

Uso y sintaxis de las instrucciones IF THEN.2.2Uso y sintaxis de la instrucciones CASE WHEN.2.3Uso de las instrucciones anteriores para implementar el cdigo VHDL directamente desdelas tablas de verdad.2.4 Tipos de datos de entrada y salida que soporta VHDL.2.5 Cmo se crean arreglos en VHDL?2.6Cmo declarar un componente en VHDL? Mostrar un ejemplo.2.7

Cules son los operadores en VHDL?

3.Acerca de la tarea:3.1Un reporte impreso 70%3.1.1 Contenido del reporte

Portada. 5%

Objetivos (General y especficos). 5%

Introduccin (mx. 1 pgina). 5%

Marco terico (mx. 5 pginas). 5%

Obtencin del software de simulacin VHDL (direccin de descarga) y pasos deinstalacin. 10%

Desarrollo de los circuitos:o Descripcin de los pasos seguidos para la solucin. 10%o Cdigo VHDL. 10%o Grficos obtenidos para cada circuito (3 a 5 imgenes por circuito). 10%o Observaciones. 5 %

Respuesta a las preguntas de investigacin. 10%

Conclusiones (mx. 1 pgina). 20%

Bibliografa. 5%

3.2Un CD 30%3.2.1Contenido del CD.

Software utilizado. 20%

Reporte en formato PDF y WORD. 15%

Cdigos utilizados (*.vhd) y todos los que genera el proceso de compilacin y ejecucin.40%

7/26/2019 Guia1_SDI-1-2016

20/20