Funciones bsicas de la RAM

Funciones bsicas de la memoria principal y RAMRAMLa memoria de acceso aleatorio (Random-Access Memory, RAM) se utiliza como memoria de trabajo de computadoras para el sistema operativo, los programas y la mayor parte del software.

En la RAM se cargan todas las instrucciones que ejecutan la unidad central de procesamiento (procesador) y otras unidades de cmputo.

Funcionamiento

Los chips de memoria RAM poseen una estructura bastantemente simple. En cada bit se almacenara un 1 o 0. para ello, disponemos de un minsculo capacitor; cuando el capacitor est encargado elctricamente tenemos un bit 1 y cuando esta descargado tenemos un bit 0. Para cada capacitor hay un transistor, encargado de leer el bit almacenado en su interior y lo transmite al controlador de la memoria.

La memoria RAM es voltil justamente debido a que el capacitor pierde su carga de forma muy rpida, despus de pocas milsimas de segundo.

Operaciones sobre la memoria Para realizar los procesos de lectura/escritura en una memoria se deben realizar ciertos pasos en un orden determinado, para la mayora de dispositivos estas operaciones se realizan como se indica.

Lectura Poner un valor en las lneas de direccin, esto se hace con el fin de indicarle al dispositivo de que celda se desea leer informacin. Habilitar el chip, activando la lnea CS o CE. Activar la lnea Read para que la memoria coloque el valor almacenado en la localidad en sus lneas de datos. Escritura Poner direccin. Habilitar el chip. Colocar los datos que se desean grabar en la localidad seleccionada en el paso anterior en las lneas de direccin. Activar Write.Accesibilidad secuencial o aleatoria a informacin.Dependiendo de la habilidad para acceder a informacin contigua o no, se puede clasificar en:

Acceso aleatorio:Significa que se puede acceder a cualquier localizacin de la memoria en cualquier momento en el mismo intervalo de tiempo, normalmente pequeo.

Acceso secuencial:Significa que acceder a una unidad de informacin tomar un intervalo de tiempo variable, dependiendo de la unidad de informacin que fue leda anteriormente. El dispositivo puede necesitar buscar (posicionar correctamente elcabezal de lectura/escriturade un disco), o dar vueltas (esperando a que la posicin adecuada aparezca debajo del cabezal de lectura/escritura en un medio que gira continuamente).

Diagrama de bloque de memoria de acceso aleatorio.

n lneas de entrada de datos: proporcionan la informacin que se vaalmacenar en la memoria.

n lneas de salida de datos: proporcionan la informacin que salede la memoria.

k lneas de direccionamiento: proporcionan un nmero binario que kbits que especifica una palabra particular elegida entre las 2k palabrasdisponibles dentro de la memoria.

lneas de control: lectura, escritura.

Funciones bsicasAlmacenamiento de los programas en ejecucinLecturaAplicar la direccin binaria de la palabra deseada a las lneas de direccin.Activar Lectura.EscrituraAplicar la direccin binaria de la palabra deseada a las lneas de direccin.Aplicar los bits de los datos que deben almacenarse en la memoria a las lneas de entada de datos.Activar Escritura.

Decodificacin de direcciones Un microprocesador ve todos los dispositivos que aparecen en el sistema como localidades en las que puede escribir y/o leer datos, para intercambiar informacin con los dispositivos se vale de sus lneas. Lneas tpicas de los procesadores:Lneas de datos. son por donde el microprocesador enva y recibe datos de los otros elementos del sistema (D0, D1,..., Dn) . Lneas de direccin. el procesador indica por estas lneas la localidad a la que desea acceder, adems la cantidad de estas dimensiona el espacio total que puede direccionar (A0, A1, ..., Am). Lneas de control. el procesador controla con estas lneas el flujo de la transferencia, las ms encontradas en este grupo son: RD; La activa cuando desea leer. WE; para escribir. IOR; La activa para indicar transferencia con dispositivos de entrada/salida. MREQ; Indica transferencia con memoria. INT; Lnea para peticin de interrupcin.Ejemplo.Suponiendo que el microprocesador con el que estamos trabajando es de cuatro bits de direcciones, puede direccionar 16 posiciones de memoria en total (00h-ff0), pero todas esas localidades no necesariamente estn implementadas por un mismo dispositivo, como se ve en la figura, esto es, de las direcciones 00h a la 03h el chip uno estar activo, de la 04h a la 07h el chip dos, y as sucesivamente. El hecho que chips diferentes se puedan encargar de las diferentes zonas de la memoria direccionable por el microprocesador, hace que sea posible que ciertas zonas sean de RAM, otras de ROM e incluso de dispositivos de entrada/salida, lo que se conoce como entrada/salida mapeada en memoria.

La implementacin de la distribucin mostrada puede realizarse de la siguiente manera: En primer lugar necesitamos que el chip uno est activo en las direcciones 00h-03h, lo que corresponde a la siguiente tabla de verdad:

cuya ecuacin lgica resulta ser:Siguiendo el mismo procedimiento para los otros chips de memoria tenemos las siguientes ecuaciones:

La tabla de verdad para el ejemplo anterior es posible escribirla para todos los chips simultneamente as:

Puede observarse que la zona sombreada de la tabla es igual a la salida de un decodificador de 2 a 4, por ello es posible usarlos para decodificar direcciones ().

JerarquaSu prioridad es proporcional a la velocidad de:AccesoLecturaEscrituraNivel de relacin con el CPU

CACHEPor lo general la velocidad de la CPU es mayor que el tiempo de acceso de la memoria principal.La velocidad de procesamiento est limitada, principalmente, por la velocidad de la memoria principal.Una pequea memoria cach extremadamente rpida, entre la CPU y la memoria principal.Pone disponible para la CPU los programas y datos actuales a una velocidad rpida.Es relativamente cara.Almacena segmentos de programas que se ejecutan en ese momento en la CPUSe comunica directamente con la CPU.Memoria L1: Se encuentra integrada dentro de los circuitos del microprocesador y eso la hace ms cara y ms complicado el diseo, pero tambin mucho ms eficiente por su cercana al microprocesador, ya que funciona a la misma velocidad que l. Esta a su vez se subdivide en 2 partes.L1 DC: "Level 1 date cache": Se encarga de almacenar datos usados frecuentemente y cuando sea necesario volver a utilizarlos, inmediatamente los utiliza, por lo que se agilizan los procesos.

L1 IC: "Level 1 instruction cache": Se encarga de almacenar instrucciones usadas frecuentemente y cuando sea necesario volver a utilizarlas, inmediatamente las recupera, por lo que se agilizan los procesos.

Memoria L2:Se utiliza para almacenar la informacin recientemente visitada. Est diseada para reducir el tiempo necesario para acceder a los datos en los casos en que los datos se hayan utilizado previamente. La memoria cach L2 tambin puede reducir el tiempo de acceso a datos al procesar los datos que el procesador est a punto de solicitar de la memoria, al igual que de instrucciones de los programas. La memoria cach L2 es secundaria a la CPU y es ms lenta que la memoria cach L1, a pesar de ser a menudo mucho ms grande. Adems, los datos que se solicitan desde la memoria cach L2 se copian en el cach L1. Los datos solicitados se eliminan de la memoria cach L2 si se trata de un cach exclusivo, y se quedan all si se trata de una cach inclusiva. La memoria cach L2 es la ms unificada, lo que significa que se usa para almacenar los datos e instrucciones de los programas.

Memoria L3:Esta memoria es un tercer nivel que soportan principalmente los procesadores de la firma AMD. Con este nivel de memoria se agiliza el acceso a datos e instrucciones que no fueron localizadas en L1 L2. Si no se encuentra el dato en ninguna de las 3, entonces se acceder a buscarlo en la memoria RAM.

Se utiliza para alimentar a la memoria cach L2, y generalmente es ms rpida que la memoria principal del sistema, pero todava ms lenta que la memoria cach L2.PrincipalUnidad de memoria que se comunica directamente con la CPU.Almacena solo los programas y datos que necesita en ese momento el procesador.Se comunica directamente con la memoria cach.La RAM tiene dos modos de operacin posibles:RAM esttica: flips-flops internos que almacenan informacin binaria. La informacin almacenada es vlida mientras la unidad est encendida.RAM dinmica: conjunto de pequeos condensadores que pueden estar cargados o descargados. Debe refrescarse cada pocos milisegundos para impedir la prdida d informacin. Tienen mayor capacidad que las estticas.RAM DINMICAUn tipo de memoria fsica usado en la mayora de los ordenadores personales. El trmino dinmico indica que la memoria debe ser restaurado constantemente (reenergizada) o perder su contenido.

Dynamic Random Access Memory (DRAM) Memoria dinmica de acceso aleatorio. Usada en PC como el 386 su velocidad de refrescamiento tpica es de 80 70 nanosegundos.

Fast Page Memory (FPM) - Memoria en modo paginado. Tambin es llamada FPM RAM, FPM DRAM DRAM puesto que evoluciona directamente de ella es algo ms rpida ya que su velocidad es de 70 60 nanosegundos.

Synchronous Dynamic Random Access Memory (SDRAM) Memoria de acceso aleatoria sincronizado. Es casi un 20 % ms rpida que le EDO RAM.

RAM ESTTICA

La RAM esttica utiliza una tecnologa completamente diferente. Podemos entenderlo como un circuito electrnico capaz de mantener un bit de memoria. Puede llevar cuatro o seis transistores con algo de cableado, pero no tiene que ser refrescado jams.

Static Random Access Memory(SRAM).Memoria esttica de acceso aleatorio Es un tipo de memoria ms rpida y confiable que la DRAM. Con un circuito flip-flop que permite que la corriente fluya de un lado a otro basndose en cual de los dos transistores es activado. Usan mucha ms energa y espacio. La misma es usada como memoria cach.

Synchronous Static Random Access Memory (Sync SRAM). Es tambin un tipo de memoria cach.

Pipeline Burst Static Random Access Memory (PB SRAM).Es un tipo de memoria esttica pero que funciona a rfagas mediante el uso deregistrosde entrada y salida, lo que permite solapar los accesos de lectura a memoria.Su velocidad de acceso suele ser de 4 a 8 nanosegundos.Niveles de comunicacinSegn velocidad de funcionamientoVolumen de la memoria

Como hace la lectura la memoria ramEjemplo y diagrama de: 2 entradas 1 de control y posibles ubicacionescuantas combinaciones posibles de direccin Memoria de 4 bits ejemplo de direccin, como se direcciona, http://www.freewebs.com/jojaqui/buses.pdfque tipo de acceso para la lectura y escritura tiene (secuencial o aleatorio)Aleatorio mas fcil, secuencial punto por puntohttp://www.ecured.cu/index.php/Memorias_de_acceso_secuencialLectura como lo hace secuencial o aleatorio

Investigar Cache de niveleshttp://www.informaticamoderna.com/Memoria_SRAM.htmhttp://www.ehowenespanol.com/son-memorias-cache-l1-l2-l3-info_194186/

Esttica y dinmica (Cuanto es el tiempo de ciclo de reloj para que se este refrescando)http://www.monografias.com/trabajos5/chips/chips.shtml#TIPRAMhttp://www.ordenadores-y-portatiles.com/tipos-de-memoria-ram.htmlhttp://galia.fc.uaslp.mx/~cantocar/microprocesadores/EL_Z80_PDF_S/13_TIPOS_DE_MEMORIA.PDFhttp://ocw.usal.es/ensenanzas-tecnicas/informatica-ingeniero-tecnico-en-obras-publicas/contenidos/course_files/Temas/Tema%203%20-%20Memorias.PDFhttp://www.freewebs.com/jojaqui/buses.pdfhttp://www1.frm.utn.edu.ar/arquitectura/unidad3.pdfhttp://ecampus.fca.unam.mx/ebook/imprimibles/informatica/arquitectura_computadoras/Unidad_7.pdfhttps://books.google.com.mx/books?id=2wWZyKu60cAC&pg=PA64&lpg=PA64&dq=diagrama+de+2+entradas+1+control+ram&source=bl&ots=DRFJl_5vDp&sig=ysUKC40T5HJxmrkG5njtOGphC2Y&hl=es&sa=X&ei=gmDtVM-REsivyASrwIGAAQ&ved=0CFsQ6AEwEw#v=onepage&q=diagrama%20de%202%20entradas%201%20control%20ram&f=false

19plataformas tecnolgicas que optimicen el uso de los contenidos