ESCUELA POLITÉCNICA NACIONAL

ANÁLISIS DE CIRCUITOS ELECTRÓNICOS

Deber de Circuitos Electrónicos

TEMA: Filtros Programables

Capacitores Conmutados

CONSULTA:

Filtros Controlados En general, la sintonía de los filtros activos se consigue mediante el ajuste manual de resistencias y condensadores. En ocasiones, sin embargo, interesa un control electrónico de algunos de los parámetros del filtro; se habla entonces de filtros controlados. Una forma de realizar este control se consigue usando multiplicadores o divisores analógicos. A modo de ejemplo, la figura 2.26 representa un filtro pasa-baja de primer orden (integrador compensado) en el que controlamos la constante de tiempo RC mediante un multiplicador en el lazo de realimentación. El resultado es que la constante de tiempo de la función pasa-baja de primer orden queda afectada por una tensión de control, Ec, tal como expresa la ecuación siguiente:

Al aumentar la tensión de control (Ec), la constante de tiempo efectiva disminuye. Esto hace que el polo se desplace lo que, a su vez, repercute en la posición de la frecuencia de corte:

De igual manera que para la etapa pasa-baja del ejemplo anterior, se pueden diseñar estructuras similares de filtros controlados para etapas pasa-alta o pasa-banda, mediante la inclusión de multiplicadores analógicos en las estructuras.

En concreto, la inclusión de multiplicadores analógicos dentro de la estructura de un filtro activo universal, tal como se muestra en la figura 2.27, permite controlar por tensión la frecuencia �0 , que variará de forma lineal con la tensión de control; por contra, el factor Q y las ganancias permanecerán inalteradas. Las funciones de transferencia que implementa la etapa de la figura 2.27 son:

donde las constantes que aparecen en las expresiones valen, en función de los elementos resistivos y capacitivos de la etapa:

La tensión de control (Ec) debe ser positiva para evitar que los polos queden en la región derecha de los planos.

En circuitos prácticos, el multiplicador analógico suele sustituirse por un convertidor D/A (digital-analógico), que proporciona características de multiplicación analógica en dos o cuatro cuadrantes. El valor digital introducido en estos convertidores queda multiplicado de forma efectiva por una tensión de referencia mediante una estructura de escalera de resistencias, como la representada en la figura 2.28; La corriente de salida es proporcional al producto de ese valor digital y la tensión de referencia (VREF). El esquema completo de filtro bicuadrático controlado por tensión se ilustra en la figura 2.29, en donde las tensiones de salida del sumador y el primer integrador quedan multiplicadas por tensiones proporcionales a los valores digitales introducidos, que habrán de ser idénticos. Vistos desde otra perspectiva, los convertidores D/A son en realidad resistencias de valor ajustable mediante la palabra digital, lo que permite obtener diferentes valores de �0 (Q permanece prácticamente invariable). Indicar, por último, que estos filtros sintonizados por tensión se utilizan ampliamente en diversas aplicaciones, entre las que se encuentran: los analizadores de espectros, ciertos osciladores controlados por tensión, etc.

Se integró totalmente un filtro de bajo consumo que responde con una buena aproximación con la curva tipo A de ponderación sonora. El área ocupada por el filtro está determinada prácticamente en su totalidad por los capacitores. Se presentó un método sencillo para dimensionar filtros con capacitores conmutados integrado en tecnología CMOS, que puede ser aplicado para filtros de alta velocidad y bajo consumo, con respuesta selectiva, buena precisión y estabilidad. Una alternativa atractiva para la realización de filtros activos consiste en los denominados filtros con condensadores conmutados (SC - switched capacitor), en donde las estructuras que implementan las funciones analógicas están constituidas por redes de condensadores, conmutadores analógicos e integradores, realizados estos últimos con amplificadores operacionales. Los caminos de señal en este tipo de circuitos pueden ser continuos (analógicos) o muestreados, lo que introduce aspectos peculiares en el análisis y diseño de este tipo de estructuras. Frente a los filtros RC-activos convencionales, los filtros SC presentan una ventaja importante consistente en que, bajo ciertas condiciones, sus características (posición de los polos) quedan determinadas por relaciones entre capacidades en lugar de por productos RC. Estas relaciones de capacidades pueden ser controladas de forma precisa y son

estables con la temperatura, por lo que permiten la implementación de filtros muy precisos de forma monolítica (un único circuito integrado). Dado que estos filtros muestrean las señales que procesan, podrán sustituir a los filtros RCactivos o RLC (sistemas estos continuos en el tiempo) en un rango limitado de frecuencias. En concreto, para que puedan aplicarse los filtros SC es necesario que el ancho de banda de la señal de entrada sea mucho menor que la frecuencia de conmutación de los circuitos de muestreo. En rigor, y dado el carácter muestreado (discreto en tiempo) de las señales empleadas en estas estructuras, en el análisis de las mismas debería reemplazarse la transformada de Laplace por la transformada z. En nuestro estudio, sin embargo, evitaremos los análisis teóricos que necesiten hacer intervenir a esta transformada, centrándonos en el uso de estos filtros como alternativa a los filtros RC-activos. En este sentido, y suponiendo frecuencias de conmutación muy superiores a la frecuencia máxima de las señales de entrada, podremos analizar las estructuras como “casianalógicas”, despreciando los efectos de la naturaleza muestreada de estos sistemas.

Muestreo de Señales Analógicas La figura 2.35 muestra el diagrama de bloques simplificado de un sistema general para procesado digital de señales analógicas: la señal de entrada (continua en el tiempo) se muestrea a intervalos periódicos, las muestras son cuantificadas en un código binario, y la función de transferencia del sistema en tiempo discreto, H(z), opera sobre los valores discretos obtenidos. La secuencia de valores resultantes del procesamiento se utiliza para reconstruir una señal analógica de salida mediante un filtro de reconstrucción. Consideremos el efecto que el muestreo tiene sobre el espectro de la señal analógica de entrada. Este efecto se ilustra en la figura 2.36, asumiendo que la señal de muestreo es una secuencia de pulsos cuadrados de duración finita. El resultado

deseable de aplicar el muestreo a la señal de entrada, v1(t), es una señal muestreada, que denominaremos v1*(t), formada por una secuencia de muestras representativas del valor que toma la señal analógica de entrada en instantes de tiempo tn=t0+nTs (n entero), siendo Ts la frecuencia de

muestreo. El muestreo real exige que el interruptor esté cerrado un intervalo finito de tiempo, con lo que las muestras de señal son en realidad “tramos” de señal de duración ts, cuya amplitud en el intervalo que el interruptor está cerrado coincide con la de la señal de entrada. Una consecuencia de lo anterior es que podemos interpretar el proceso de muestreo como el resultado de modular en amplitud un tren de pulsos, s(t), con una señal v1(t). Así, la señal muestreada será el producto:

Si el periodo de muestreo es constante, s(t) será una función periódica, por lo que podrá expresarse mediante un desarrollo en serie de Fourier:

siendo �s la frecuencia de muestreo (2�/Ts) y ck los coeficientes del desarrollo de Fourier. De esta manera, podemos expresar la señal muestreada:

Recordando el teorema de la traslación en el dominio de la frecuencia, si V1(j�) es la transformada de Fourier de v1(t), la transformada de cada término de la sumatoria de (2.63) valdrá:

LLamando V1* (j�) a la transformada de la señal muestreada, vemos que el espectro de esta señal es una suma ponderada de espectros V1 (j�), desplazados a intervalos enteros de la frecuencia de muestreo, �s:

Los factores de peso son los coeficientes del desarrollo en serie de Fourier del tren periódico de pulsos, cuyos valores son:

La figura 2.37 ilustra la transformación sobre el espectro de la señal de entrada que produce el muestreo por un tren de pulsos de anchura finita. En esta figura se puede observar que la recuperación íntegra de la información contenida en la señal original puede llevarse a cabo mediante un filtro pasa-baja, o alternativamente por medio de filtros pasa-banda centrados en un múltiplo de la frecuencia de muestreo.

Sin embargo, para que tal recuperación sea posible sin pérdida de información por “mezcla” o “solape” (aliasing) de espectros de las diferentes repeticiones, es necesario que se verifiquen dos condiciones: • La señal a muestrear, v1(t), debe estar limitada en banda, de forma que se espectro, V1(j�), se anule a partir de una cierta frecuencia, �c. • La frecuencia de muestreo, �s, debe ser superior al doble de la máxima frecuencia de la señal, la que hemos llamado �c. La segunda de las condiciones impuestas constituye el teorema de muestreo de Shannon, y su demostración puede realizarse de manera gráfica, a partir de la descripción de las señales en el dominio de la frecuencia. La reconstrucción de la señal original por medio de un filtro pasa-baja adecuado sólo será posible si no se produce el solape aludido de espectros, tal como aparece explícitamente en el ejemplo ilustrado en la figura 2.38. En la terminología de la teoría de la comunicación la frecuencia 2�c se conoce como frecuencia de Nyquist, y corresponde al mínimo valor de frecuencia de muestreo necesario para poder reconstruir la señal de entrada sin ambigüedad. Para satisfacer esta condición, se suelen introducir en la entrada de los sistemas digitales de procesamiento de señales analógicas unos filtros pasa-baja, denominados de antialiasing, que se han representado de forma explícita en el esquema general de este tipo de sistemas (figura 2.35); su misión es limitar en banda, de forma efectiva, a la señal a muestrear para que verifique con suficiencia el teorema de muestreo de Shannon.

Los filtros SC pertenecen, como se ha indicado con anterioridad, a la categoría de sistemas muestreados. En la práctica, sin embargo, constituyen un caso límite entre este tipo de sistemas y los continuos en tiempo, exhibiendo características de ambos. De hecho, en los filtros SC las funciones de muestreo y retención (sample&hold) de las entradas y salidas se ejecutan de forma interna en la propia estructura

del filtro, no siendo necesarias etapas separadas para estas funciones. Además, los filtros antialiasing y de reconstrucción de las salidas son generalmente eliminados, eligiendo frecuencias de muestreo un orden de magnitud por encima de las frecuencias máximas de paso de los filtros a implementar.

El Condensador Conmutado La característica fundamental de este tipo de circuitos es el uso de condensadores y conmutadores analógicos MOSFET operados periódicamente para simular el comportamiento de las resistencias, según el esquema ilustrado en la figura 2.39. Estos filtros son especialmente atractivos para realizaciones utilizando tecnologías VLSI, en las que los elementos básicos son transistores MOS y condensadores

en el rango de los picofaradios. Este tipo de estructuras tienen tres ventajas fundamentales: • Se eliminan las resistencias. En realizaciones VLSI las resistencias tienen la desventaja de requerir áreas extensas, además de que sus niveles de tolerancia y derivas son demasiado amplios para ser aceptables. Las propiedades de frecuencia del filtro las determinan relaciones entre valores de capacidades (no productos RC, como en los filtros analógicos), relaciones que en tecnología integrada pueden controlarse hasta precisiones del 0.1%, manteniendo además excelentes características respecto a variaciones de temperatura o envejecimiento. �Las prestaciones frecuenciales de los filtros SC son proporcionales a la frecuencia de reloj, que puede controlarse para proporcionar características programables de estos filtros. Como desventajas de los filtros SC hay que reseñar los errores de solape, ya indicados, y el ruido que el reloj introduce en las señales analógicas como consecuencia del crosstalk entre las líneas. Vamos a aclarar el comportamiento del condensador conmutado representado en la figura 2.39. Suponiendo que los nodos 1 y 2 son fuentes de tensión con impedancia despreciable, cuando el conmutador se conecta al nodo 1 el condensador se carga a la tensión v1 de forma casi instantánea. A continuación, al retornar el conmutador pasa a la posición 2, si suponemos que la nueva tensión (v2) es menor que la primera se producirá una descarga del condensador hacia v2. En cada ciclo de conmutación se transferirá una cantidad de carga Q0 cuyo valor será:

Si el conmutador opera a una frecuencia de reloj fs, la cantidad de carga que se transfiere en cada ciclo corresponde a un flujo de corriente equivalente cuyo valor es:

Tal como se deduce de esta expresión, la cantidad de carga transferida por unidad de tiempo será proporcional al tamaño del condensador y a la frecuencia de conmutación, resultado que, por otra parte, era previsible.

De las expresiones anteriores podemos definir una resistencia equivalente a este conjunto condensador-conmutador cuyo valor es:

Esta resistencia equivalente se puede usar para reemplazar una resistencia convencional siempre que se den las siguientes condiciones: Que la frecuencia de muestreo sea mucho mayor que la frecuencia máxima de las señales de interés. Que las tensiones V1 y V2 no queden afectadas significativamente por los cierres del conmutador (es decir, sean fuentes de tensión con impedancias virtualmente nulas). La primera condición surge de la propia naturaleza del sistema muestreado, cuyas características se han analizado en la sección previa. La segunda condición es necesaria para evitar transitorios y cambios instantáneos de los niveles de señal, como consecuencia de los cierres y aperturas de los conmutadores. En los circuitos que vamos a analizar a lo largo de este apartado ambas condiciones se verificarán mediante una elección adecuada tanto de las frecuencias de conmutación como de la configuración de los circuitos. La figura 2.40 muestra una implementación simple del circuito de conmutación del condensador, utilizando dos conmutadores analógicos nMOS. El control se realiza mediante un reloj de dos fases no solapantes, cuyo cronograma se ilustra en la parte (b) de la misma figura. Si formamos una constante de tiempo RC combinando la resistencia equivalente obtenida en la ecuación (2.69) con un condensador discreto de valor C2, el valor de la constante de tiempo resultante será:

valor que es proporcional a la razón de las capacidades e inversamente proporcional a la frecuencia de reloj.

Puesto que los condensadores monolíticos son extremadamente estables, y la relación de sus valores y frecuencia de reloj pueden ser controlados de forma precisa, esta precisión se transmitirá a las constantes de tiempo así obtenidas. Bloques Básicos de Diseño de Filtros con Condensadores Conmutados Los integradores con SC son los bloques básicos para la realización de este tipo de filtros. La figura 2.41 muestra el esquema de un integrador construido con un condensador conmutado, junto al esquema RC-activo analógico equivalente. La función de respuesta en frecuencia para la versión analógica de este integrador es:

que también será de aplicación a la versión muestreada siempre que se mantenga cierta la condición de que �n�s. No obstante, mediante un análisis preciso en el dominio de la transformada z, podríamos haber llegado a una expresión exacta de la función respuesta en

frecuencia del circuito muestreado, dada por:

En esta expresión, el primer término corresponde a la respuesta ideal presentada en (2.71), el segundo corresponde al error en amplitudes, y el término exponencial al error en fases. La figura 2.42 resume de forma gráfica la comparación entre ambas expresiones, en donde puede observarse que la expresión exacta y su aproximación difieren tanto en amplitud como en fase. No obstante, el error en amplitud será muy pequeño en las frecuencias donde se verifique que �Ts sea mucho menor que la unidad. Por su parte, el error de fases distorsionará la respuesta en frecuencia del filtro global en medio periodo de reloj, pero puede ser compensado ordenando de forma adecuada las fases de reloj entre etapas integradoras sucesivas. En cualquier caso, cuando nos aproximemos al límite de frecuencias de conmutación extremadamente altas, el término �Ts se aproximará a cero, con lo que ambos términos de error tenderán a hacerse la unidad, no afectando a la respuesta en frecuencia ideal. El circuito integrador ideal SC mostrado en la figura 2.41 tiene una utilidad limitada debido a las capacidades parásitas (stray capacitances) del circuito; en los interruptores MOS las interconexiones y capacidades de puerta pueden alterar significativamente la respuesta en frecuencia del circuito. Para evitar estos efectos, es una práctica común utilizar interruptores duales, de forma que los elementos adicionales pongan a tierra estas capacidades parásitas. La versión con interruptores duales del

integrador ideal SC se ilustra en la figura 2.43(a), y su representación esquemática en la parte (b) de esta misma figura. Una ventaja adicional de los interruptores duales consiste en que, invirtiendo la fase de uno de los interruptores, la función realizada cambia de signo, consiguiéndose integradores no inversores. Este efecto se puede apreciar en la figura 2.43(c). El bloque analógico correspondiente al integrador compensado también se puede implementar de forma sencilla reemplazando la resistencia de realimentación por una estructura de condensador conmutado. El esquema se presenta en la figura 2.44. La función de respuesta en frecuencia en este caso queda:

expresión, como antes, sujeta a la restricción de que la frecuencia de trabajo sea mucho menor que �s. Al igual que en el integrador ideal SC, en este tipo de integradores se pueden utilizar configuraciones conmutadoras con interruptores duales a fin de minimizar el efecto de las capacidades parásitas.

Otro bloque básico en la construcción de filtros SC es el circuito integrador diferencial mostrado en la figura 2.45, circuito que por su propia estructura es insensible a las capacidades parásitas (las pone periódicamente a tierra). Su tensión de salida en el dominio de la frecuencia es:

siempre respetando la condición ya repetida para la frecuencia de muestreo. En este circuito, el condensador C0, junto a los dos conmutadores, reemplaza a las dos resistencias de entrada (R1) y al condensador conectado a la entrada no inversora. Esto es así dado que esta estructura aplica a la entrada no inversora una carga neta proporcional a la diferencia entre las tensiones de entrada. La figura 2.46 ilustra el caso general de integrador diferencial capaz de sumar y escalar simultáneamente varias entradas. La suma se realiza conectando los condensadores C01 y C02 a distintas tensiones diferenciales de entrada, conectándolas a continuación en paralelo a la entrada del A.O. La tensión de salida aproximada en el dominio de la frecuencia es en este caso:

expresión donde la constante de escalado es �=C02/C01. Cualquiera de estas dos versiones de integrador diferencial se puede compensar situando una resistencia simulada (condensador conmutado, en paralelo con el condensador del lazo de realimentación, de forma similar al utilizado en el esquema de la figura 2.44,

lo que desplazará el polo real desde el infinito a un valor finito de frecuencia dado por la razón de las capacidades incluidas en el lazo de realimentación (ver expresión (2.73)).

Otra de las funciones comúnmente usadas en la síntesis de filtros SC son la suma y el escalado, separados de la función de integración. La figura 2.47(a) representa un circuito integrador/sumador que efectúa esta función, y cuya tensión de salida vale:

La operación de suma se realiza debido a que la carga neta Qx, transferida a la entrada inversora por la tensión Vx aplicada a través de Cx, debe ser cancelada por una carga igual y opuesta (Q1) producida por la tensión entre los extremos de C1. Los valores de estas cargas son:

Igualando estas cargas y superponiendo el efecto de V1 en la tensión de salida se obtiene la expresión (2.76). La parte (b) de la figura 2.47 muestra un versión generalizada de circuito integrador sumador, en el que un número arbitrario de entradas puede ser integrado y/o sumado y escalado simultáneamente. Para un correcto funcionamiento de este módulo, las fases de conmutación deben dar lugar a que todos los condensadores conmutados se conecten simultáneamente a la entrada inversora del A.O. Pueden utilizarse integradores con condensadores conmutados para implementar una etapa bicuadrática. El diagrama de variables de estado y la estructura electrónica se muestra en la figura 2.48. Se trata en este caso de un filtro bicuadrático SC normalizado en frecuencia (cuando fs se hace 1 Hz), que utiliza una configuración dual de interruptores. Este tipo de etapas SC son las que normalmente se implementan

en los circuitos integrados comerciales de esta clase, en particular en aquél cuyas características se incluyen en el apéndice de este capítulo (MF10). Por último, reseñar que en todos los circuitos definidos en esta sección, uno de los nodos a los que se conecta cada capacidad conmutada es la tierra virtual formada por la entrada inversora del A.O., y el otro es cargado por fuentes de señal de baja impedancia, o bien directamente por la

salida del propio A.O. De esta manera se cumple la condición de que los puntos de conexión de los condensadores conmutados se puedan considerar fuentes de tensión casi ideales, a fin de identificar la estructura condensador-conmutador con una resistencia equivalente. Diseño de filtros con condensadores conmutados A la hora de implementar circuitos con condensadores conmutados se han de tener en cuenta ciertas limitaciones prácticas, como son: Una resistencia generada mediante la técnica de condensador conmutado no se puede usar para cerrar pos sí sola el lazo de realimentación de un A.O.; criterios de estabilidad exigen un lazo de realimentación continuo en el tiempo en este tipo de módulos analógicos. Todos los nudos del circuito deben disponer de un camino resistivo a tierra para evitar acumulaciones de carga. Un camino formado por un condensador conmutado es aceptable para estos propósitos, y las estructuras de interruptores duales solucionan en gran medida este problema. Las etapas SC de segundo orden suelen utilizarse a menudo en el diseño de circuitos integrados monolíticos para implementar los términos cuadráticos presentadas al comienzo del tema. Aun cuando estas estructuras SC se podrían obtener de forma directa a partir de etapas RCactivas sin más que sustituir las resistencias por condensadores conmutados equivalentes, esta técnica de síntesis no suele ser apropiada dado que los filtros SC así obtenidos presentan valores elevados de sensitividad. Es mucho más adecuado obtener los filtros SC a partir de estructuras RLC pasivas, de sensitividades mucho menores, mediante el siguiente procedimiento práctico: Escribir las ecuaciones de las tensiones y corrientes de forma que contengan sólo sumas e integraciones. Dado que emplearemos A.O. en la implementación de los filtros SC, y éstos son amplificadores de tensión, representar las corrientes como tensiones introduciendo resistencias de escalado arbitrarias (Rs).

Construir el diagrama de variables de estado y, a partir de él, implementar el filtro mediante la adecuada interconexión de los módulos SC necesarios. Calcular las razones de capacidades a partir de los valores R, L y C del filtro pasivo y de los parámetros de diseño (fs y Rs). Consideremos, a modo de ejemplo, el diseño de un filtro pasa-baja de segundo orden, cuya función de transferencia es:

Un circuito pasivo RLC que implementa esta función se muestra en la figura 2.49(a), siendo su función de transferencia la siguiente:

Identificando coeficientes en las expresiones (2.78) y (2.79):

Para obtener un circuito SC equivalente, el primer paso es escribir las expresiones para las tensiones y corrientes:

La variable de corriente I1 debemos convertirla en una variable de tensión mediante una resistencia de escalado (I1×V1'/RS), con lo que las ecuaciones (2.81) quedarán reescritas de la siguiente manera:

Estas ecuaciones se pueden representar mediante un diagrama de variables de estado como el representado en la parte (b) de la figura 2.49. De dichas ecuaciones, la tercera puede implementarse fácilmente con un integrador no-inversor estándar como el representado en la figura 2.50, que corresponde al esquema diferencial de integrador ideal de la figura 2.45 (haciendo cero V1). En cuanto a las dos primeras expresiones de (2.82), podemos combinarlas para obtener:

Operando, finalmente, queda:

Esta expresión puede implementarse mediante un esquema de integrador compensado similar al mostrado en la figura 2.44, considerando la entrada diferencial.

El módulo resultante se ilustra en detalle en la figura 2.51. La interconexión de estos integradores, que aparece ilustrada en la parte (c) de la figura 2.49, constituye la implementación mediante un circuito SC del filtro pasa-baja deseado. En este esquema será el condensador conmutado CR, situado en el lazo de realimentación del primer integrador, el que simule la resistencia RT. Se pueden obtener los valores de los componentes del filtro pasivo en términos de los componentes del filtro SC si se igualan los coeficientes de las ecuaciones (2.82) y (2.84) con los de aquellas otras ecuaciones incluidas en las figuras 2.50 y 2.51. Las expresiones para el cálculo de estos valores son:

Si elegimos C01=C02=C0, las razones de capacidades para el filtro SC se pueden expresar directamente de las ecuaciones (2.85):

La resistencia de escalado es una variable libre que podemos usar para optimizar el rango dinámico del filtro, o minimizar las razones de capacidades en orden a reducir el área del chip. Si aplicamos el criterio de mínima área de chip, dicho criterio se satisfará cuando Cc/C0=CL/C0. Si igualamos las expresiones asociadas en (2.86) a estas relaciones de capacidades, obtenemos:

Por último, hemos de insistir en tener siempre presente que este tipo de filtros SC entran en la categoría de los sistemas muestreados, y que su respuesta se aproxima a la del filtro continuo en tiempo sólo cuando la frecuencia de muestreo sea mucho mayor que la frecuencia máxima de las señales a procesar.

De forma gráfica, el error introducido por frecuencias de muestreo excesivamente bajas se ilustra en la figura 2.52, que muestra la respuesta en frecuencia de un filtro SC pasa-baja con una frecuencia de corte de 1KHz para varias frecuencias de reloj. El solape entre espectros consecutivos llega a ser importante a valores reducidos de fs, lo que significa una pérdida de la integridad de la información contenida en la

señal original. En la práctica, para evitar o minimizar los efectos del solape y de reconstrucción, la frecuencia de muestreo se elige al menos de un orden de magnitud superior a la frecuencia de corte del filtro. Soluciones Integradas Las técnicas de diseño de los filtros con condensador conmutado, junto a los avances en el diseño analógico con tecnología MOS, han hecho posible implementar un amplio rango de funciones de filtrado sobre un chip de silicio. La principal ventaja de los filtros SC frente a los convencionales RC-activos, como ya se ha apuntado, es la eliminación de la necesidad de control preciso sobre los valores absolutos de resistencias y capacidades. En su lugar, las características del filtro están determinadas por razones de capacidades y por la elección de la frecuencia de muestreo; esta frecuencia de muestreo depende de una señal de reloj que puede suministrarse externamente o generarse dentro del propio chip. De esta manera, y puesto que no se requieren técnicas de ajuste, el procesamiento microelectrónico se simplifica bastante, no siendo necesarias técnicas posteriores de ajuste preciso de valores mediante láser. Una limitación importante, sin embargo, en el uso práctico de los filtros SC la constituye la banda de frecuencias en la que pueden operar. En efecto, la capacidad de manejar altas frecuencias está limitada por las frecuencias de reloj que se pueden usar en circuitos MOS prácticos, que son del orden de los pocos MHz. Este hecho limita el rango de frecuencias práctico de los circuitos SC a la banda de audio (esto es, a menos de 20KHz), lo que los hace muy adecuados, por ejemplo, para aplicaciones de telefonía. Un ejemplo de filtro con condensador conmutado monolítico es el filtro universal MF10, de National Sem., cuyas hojas de características se incluyen en el apéndice de este capítulo. Se trata de un circuito integrado que contiene dos etapas bicuadráticas con condensadores conmutados que permiten implementar etapas arbitrarias de segundo orden, necesitando únicamente un reloj y tres o cuatro resistencias externas para realizarlas. Otro ejemplo es el circuito integrado LTC1068, de Linear Technology, que incluye cuatro etapas de segundo orden de bajo ruido, cuyas características de nuevo se ajustan mediante un reloj y unas pocas resistencias externas. Finalmente, otros filtros con condensadores conmutados implementan estructuras particulares. Así, por ejemplo, el circuito integrado MF4 implementa un filtro pasa-baja de Butterworth de cuarto orden, y el MF6 uno en la misma aproximación de sexto orden. Otro de estos filtros es el LMF90, también de National Sem., que implementa un banda-eliminada de cuarto orden que ofrece programación independiente del ancho de banda eliminado y de la atenuación, pudiendo fijar la frecuencia central con un reloj externo.

Filtro digital Programable para Múltiples Entradas

Las aplicaciones para este diseño de referencia incluyen ecualización de audio de alta calidad derecha / izquierda dual en dispositivos de baja potencia Quickfilter Technologies, Inc., empresa representada en España por Anatronic, S.A., anuncia un diseño de referencia para permitir que el IC de motor FIR sencillo y versátil (SavFIRe™) QF1D512 se configure para ofrecer un filtrado de canal múltiple en un solo dispositivo. Al usar esta solución, los diseñadores pueden implementar ecualización de audio para los canales izquierdo y derecho. En la configuración de ecualizador de dos canales, el chip QF1D512 SavFIRe hace posible la implementación, por ejemplo, de un filtro de paso de banda de 200-20 KHz. El filtro tendrá un “rechazo” superior a 24 dB por octava en la banda de transición, basándose en una muestra de 44.1 kHz. Además, con las herramientas de diseño QuickPro™ de Quickfilter, el usuario puede beneficiarse de un editor gratuito para obtener un número casi infinito de posibilidades de “sound shaping – configuración de sonido”. Esta configuración se puede aplicar a sistemas de audio cableados e inalámbricos, incluyendo altavoces wireless, auriculares estéreo, estaciones docking para iPod®, reproductores MP3, sistema de radio por satélite y soluciones de audio para redes estéreo. El chip QF1D512 SavFIRe dota a los diseñadores de un filtrado digital de precisión para múltiples aplicaciones. Este dispositivo se puede incorporar fácilmente entre un convertidor de analógico a digital (ADC) y el controlador host (microcontrolador, microprocesador, procesador de señal digital o array de puerta programable en campo), o conectar como un co-procesador para controladores con ADC embebidos. El QF1D512 SavFIRe se encuentra disponible en un encapsulado QFN de 3 x 3 mm y posee un rango de temperatura operativa industrial. FRECUENCIA DOBLE FILTRO PROGRAMABLE Filtros digitales programables DC Serie de doble función AD-Dual filtros requieren de un mínimo establecido ningún procedimiento de reloj y los componentes externos necesarios. Filtro de dos canales están disponibles en el mismo paquete para ahorrar valioso espacio de PCB y el cableado. DC cambio estable entre la configuración y una amplia selección de cortar hasta 1 MHz, se espera mejorar los sistemas de resolución y relación señal / ruido. TTL / CMOS de entradas digitales son compatibles con los microprocesadores más comunes.

Las características incluyen: FILTRO DE DOBLE FUNCIÓN Elección de dos lowpass, HIGHPASS o dos, o un HIGHPASS y un lowpass INDEPENDIENTE DE FUNCIONAMIENTO Frecuencia se programa por separado. Separa las clavijas de entrada y de salida. 8 bits, 10 bits, y 12 BITS DE RESOLUCIÓN Rango de frecuencia de 1: 255, 1: 1023, y 1: 4095. ANALOG FILTRO ACTIVO RC filtro activo. No cambio condensador de filtro, completamente ensamblado. Totalmente terminado el módulo. N componente externo necesario. CMOS, TTL y �P COMPATIBLE. Interfaz con 8 bits (8085 y 6800), y 12 Bits (68000) microprocesador. 4 NORMA RESPUESTAS Butterworth, Bessel, Chebyshev, y Elípticas. Banda y BAND-RECHAZAR LA CONFIGURACIÓN BANPASS obtener mediante la conexión de un HIGHPASS a un Lowpass en serie, o un BAND-RECHAZAR conectando y un HIGHPASS lowpass a un verano. ALTA ATENUACION, FAST roll-off Filtrar los pedidos de 2 º orden para 8.

ESTABLE DE SALIDA Unidad de ganancia de salida. Amplificación disponibles. (Hasta 1000 veces). IDEAL bloque de función Alta impedancia de entrada. Baja impedancia de salida. Compensados DC DESPLAZAMIENTO Interior DC offset <2 mV. Exterior ajustable a 0,0. BUILT-IN disociación Fuente de alimentación interna disociación.

Suggested Applications for AD & AD-Dual Models MC6800 Interface

MC6800 Interface 8085A Interface

PROGRAM FREQUENCY VIA PRINTER PORT

INTERFACE WITH 8 BIT PROGRAMMABLE FILTER

PIN ASSIGNMENTS

Pin No. Model AD8D

1 Digital Bit 2 (filter 1)

2 Digital Bit 1 (filter 1)

3 Digital Bit 0 (filter 1); (LSB)

4 CS (filter 1)

5 WR (filter 1)

6 N/C

7 Filter Input1 (filter 1)

8 N/C

9 V + (+15V)

10 Filter Output2 (filter 2)

11 DC Offset (filter 2)

12 Ground

13 Digital Bit 7 (filter 2); (MSB)

14 Digital Bit 6 (filter 2)

15 Digital Bit 5 (filter 2)

16 Digital Bit 4 (filter 2)

17 Digital Bit 3 (filter 2)

18 Digital Bit 2 (filter 2)

WRITE CYCLE TIMING DIAGRAM

19 Digital Bit 1 (filter 2)

20 Digital Bit 0 (filter 2); (LSB)

21 CS (filter 2)

22 WR (filter 2)

23 N/C

24 N/C

25 Filter Input2 (filter 2)

26 V - (-15V)

27 DC Offset (filter 1)

28 Filter Output1 (filter 1)

29 Ground

(all GND pins are connected)

30 Digital Bit 7 (filter 1); (MSB)

31 Digital Bit 6 (filter 1)

32 Digital Bit 5 (filter 1)

33 Digital Bit 4 (filter 1)

34 Digital Bit 3 (filter 1)

ELECTRICAL CHARACTERISTICS (Supply = ±15V., Load = 10 k� , Τεµπ. = 25°Χ)

Supply Current 25 mA/4th order

Input Impedance > 500 kohm

Output Impedance < 1 ohm (@ DC)

Cut-off Variation ± 2%

Frequency Stability 0.01 % /°C

Unity Gain Output 0.0 dB

Max. Input Voltage ±12 V.

Max. Output Voltage ±12 V.

DC Offset < ±2mV MECHANICAL CHARACTERISTICS

Dimension 3.25" x 1.07" x 0.4"

Pin Diameter 0.025"

Materials Glass Filled Thermoplastic Nylon

OPTIONS

Suffix Description

L Low power consumption (20mA)

I Industrial temp. range (-25° C to 85° C)

M Military temp. range (-55° C to 125° C)

A1 10x amplification A2 100x amplification A3 1000x amplification

• http://wsdetcp.upct.es/Personal/R_Ruiz/Docencia/Tecnicas_de_Analisis_y_Diseno_/Tema2_FiltrosActII.pdf