FABRICACIÓN Y CARACTERIZACIÓN DE INDUCTORES SOBRE SILICIO

J. Huerta-Chua, A. Díaz-Sánchez, A. Torres-Jácome, R. Murphy-Arteaga, W. Calleja-Arriaga y M. Landa-Vázquez.

Instituto Nacional de Astrofísica, Óptica Electrónica, Tonantzintla, Puebla, México.

Departamento de Electrónica, C.P. 72840, tel. y fax: +52 2 2470517 E-mail: jhuerta@susu.inaoep.mx

RESUMEN

El presente trabajo, presenta la fabricación y caracterización de inductores pasivos sobre substrato de silicio. Estos inductores fueron fabricados en una tecnología CMOS de 10 micras, utilizando dos capas de aluminio, y SiO2 como aislantes. Inductores poligonales y circulares, de cuatro y media, y de siete y media espiras fueron medidos y caracterizados en el rango de frecuencias de 400 MHz a 5 GHz.

1. INTRODUCCIÓN

Los elementos pasivos (resistencias, capacitores e inductores) juegan un papel muy importante en circuitos integrados para telecomunicaciones. cada uno de estos elementos posee aplicaciones prácticas, especialmente en circuitos de radio frecuencia (RF), por sus características no-lineales, su factor de calidad (Q) más selectivo, y por su bajo factor de ruido. La investigación, para la integración de inductores pasivos sobre un substrato conductivo, empezó en la década de los 60’s, pero fue hasta los 90’s cuando trabajos por Nguyen y Meyer [3], mostraron la posibilidad de realizarlos en circuitos integrados. A partir de estas fechas, muchos autores han reportado modificaciones en el diseño y en el proceso de fabricación de estos dispositivos [15-17], llevando esto a hacer cambios significativos en las características de los componentes parásitos de los mismos. En la actualidad, no se tiene un modelo eléctrico preciso, el cual pueda utilizarse en algún paquete para diseño de circuitos integrados, para su posterior fabricación con las distintas tecnologías comerciales de circuitos integrados. Por ello, es muy importante realizar un estudio de los parámetros eléctricos de los inductores integrados, para identificar los elementos parásitos, así como sus efectos en alta frecuencia, y obtener un modelo más apropiado para este tipo de componente [3, 5]. Algunas aplicaciones de los inductores pasivos integrados se encuentran

principalmente en amplificadores de bajo ruido (LNA's), osciladores controlados por voltaje (VCO's), mezcladores y filtros pasivos, entre otros [1-4, 11].

Los inductores pasivos integrados son fabricados en tecnologías de Si y GaAs, desarrollados en espirales de metal, con diferentes geometrías (cuadrados, hexagonales, etc.). Una característica deseable de cualquier inductor, es tener una “Q” (factor de calidad) muy alta. No obstante, esta característica está limitada por componentes no deseables, como son la pérdida resistiva del conductor, y el acoplamiento capacitivo del óxido y del substrato, entre otros. Componentes como estos, llegan a degradar el funcionamiento del inductor, debiendo ser optimizadas. Un ejemplo de ésto, son los inductores elaborados con cobre, los cuales tienen su principal ventaja sobre los fabricados de aluminio en la reducción de la resistencia en serie [14]. El diseño en espirales es otra manera de mejorar las características no deseables, ya que esta técnica optimiza el área ocupada, y de este modo, se disminuye el valor de capacitancia de óxido.

Actualmente, los inductores más comúnmente utilizados son los de espiras cuadradas, los cuales son fáciles de desarrollar. Sin embargo, se han reportado la fabricación de inductores con geometrías de seis y ocho lados [12, 13]. Por otro lado, autores como Niknejad [11] y Lee [10], han reportado trabajos sobre la caracterización de inductores coplanares, con geometrías de más de ocho lados hasta llegar a la espiral circular, y el desarrollo de fórmulas para el cálculo de inductores.

El objetivo en este trabajo, es fabricar inductores (en el Laboratorio de Microelectrónica del INAOE, a una tecnología de 10 µm) de distintas geometrías, hasta llegar a los de espiras circulares. Del mismo modo, caracterizarlos y compararlos con el modelo eléctrico que se propone. El modelo eléctrico para el inductor pasivo integrado, se discutirá en la sección 2. En la sección 3, el factor “Q” será expuesto, mientras que en la sección 4, el diseño y fabricación de inductores, serán explicados. Por último, en las secciones 5 y 6, se expondrán los resultados y conclusiones del trabajo, respectivamente.

2. MODELO ELÉCTRICO.

La identificación de las parásitas y los mecanismos que la generan, son sumamente importantes para un correcto modelado de cualquier dispositivo fabricado sobre un substrato conductivo.

En un inductor pasivo integrado coplanar podemos citar tres mecanismos que generan pérdidas: variación resistiva del conductor, acoplamiento capacitivo al substrato y la potencia disipada en el substrato debido a las corrientes de remolino.

Variación Resistiva

La mayoría de los inductores son desarrollados

en las capas de metal, generalmente aluminio, Por tanto, la conductividad del metal determina las características resistivas de dichos dispositivos. Esto es debido a que la resistencia de un dispositivo es directamente proporcional a la resistividad.

=

wl

tR ρ Ohms (1)

donde ρ = resistividad del material t = grueso del material l = longitud del material w = ancho del material

La ecuación (1) puede escribirse también como:

=

wlRR S Ohms (2)

donde RS es la resistencia por cuadro, teniendo unidades de Ω/cuadro. Este cálculo es adecuado para mediciones en CD, sin embargo, cuando estas se realizan en altas frecuencias, la distribución de corrientes en la capa de metal cambia debido a las corrientes de remolino. Este fenómeno se manifiesta en la forma de los efectos de piel y de proximidad, quedando el cálculo para la resistencia como:

( )

−

= − wl

eR t δδ

ρ/1

Ohms (3)

Donde δδδδ es el efecto piel y está dado por:

0

2ωµ

ρδ = (4)

En la ecuación (4) ω es la frecuencia angular (rad/seg), y µ0 es la permeabilidad del espacio libre(4πx10-7 H/m). Acoplamiento Capacitivo.

El acoplamiento capacitivo es la segunda fuente de pérdidas, se presenta entre un conductor y el substrato. Se le conoce como capacitancia de óxido, y su valor puede estimarse como un capacitor de placas paralelas, dada por:

hlw

hAC ⋅≈≈ εε , farads (5)

donde: C = capacitancia ε = permitivad del material aislante entre las placas del capacitor. A = área del capacitor w = ancho de la placa l = largo de la placa h = separación entre las placas.

Donde A es el área ocupada por el conductor, y h es el grueso del óxido de silicio, entre el conductor y el substrato. En el inductor también existe un acoplamiento capacitivo entre el puerto de entrada y de salida, conocida como capacitancia serie. Esta capacitancia puede ser aproximada para un capacitor de placas paralelas.

Potencia Disipada en el Substrato.

La tercera contribución de parásitas es la potencia que se disipa en el substrato. Las corrientes parásitas de fuga hacia el substrato y en la espira más interna del inductor, son las causas de este mecanismo. En la figura 1 se muestran las corrientes de remolino Ieddy. inducidas al substrato por las líneas del campo B, modelándose estas pérdidas como una impedancia formada por un capacitor y un resistor en paralelo.

Figura 1 Vista 3-d de un inductor de espiras cuadradas donde se esquematiza las corrientes inducidas al substrato de silicio.

Modelos para inductores coplanares

El modelo eléctrico utilizado en este trabajo es el mostrado en la figura 2.

Figura 2 Modelo eléctrico para un inductor coplanar.

Donde L es la inductancia de espiral de metal, R es la resistencia que presenta el espiral, C0 es el acoplamiento capacitivo entre el puerto de entrada y de salida, C1 y C2 es la capacitancia entre el cuerpo del inductor y el substrato, y R1 y R2 son las resistencias presentada en el substrato debidas a las corrientes de fuga.

La figura 3 muestra al modelo eléctrico que más ha sido utilizado, en otros trabajos [5, 6].

Figura 3 vista transversal de un inductor coplanar con cada uno de los elementos que contempla el modelo eléctrico.

3. FACTOR DE CALIDAD “Q”

Un punto clave que determina el buen

funcionamiento de un circuito de RF integrado, es la posibilidad de obtener inductores integrados con un buen factor de calidad “Q”. Desafortunadamente, efectos tales como pérdidas óhmicas y capacitivas, debidas a distintos factores expuestos anteriormente, limitan la calidad del inductor. Por ejemplo, a frecuencias más bajas que la

frecuencia de resonancia las pérdidas óhmicas son más dominantes, mientras que a frecuencias superiores a la de resonancia las capacitancias parásitas son las que limitan el funcionamiento del inductor.

Lo anterior nos lleva a entender que la eficiencia de un inductor es medida por su “Q”. Una definición, tal vez la más fundamental, del factor de calidad está basada en la relación entre la máxima energía eléctrica y magnética total almacenada (Ea_max) en un sistema y la potencia promedio disipada (Pdis), como se muestra en la formula siguiente.

PdismaxEaQ _ω= (6)

Donde ω es la frecuencia angular en radianes por

segundo. Otros autores definen la Q como:

dB

Q3

0

ωω= (7)

oscilacióndeciclounenperdidaenergiaalmacenadaenergia

Q π2= (8)

Sin embargo la definición más utilizada, se

refiere a la relación negativa de la parte imaginaria y real de la admitancia de entrada de una red de dos puertos.

−=

)Re()Im(

11

11

YY

Q (9)

4. DISEÑO Y FABRICACIÓN

Para el diseño de los inductores se consideraron

las dimensiones mostradas en la figura 4. Esta figura, es un patrón geométrico (layout), el cual describe el tamaño a escala de los dispositivos que se quieren.

Las dimensiones del ancho de la pista y del espaciamiento entre espirales, así como el mínimo valor de contactos y traslape entre las dos capas de metal, se apegaron a las reglas de proceso de una tecnología MOS de 10 micras. Mientras que las dimensiones de los pads de prueba y las separaciones entre ellos, fueron tomadas con respecto a los requerimientos de las puntas de prueba GSG (tierra señal tierra) que se utilizarán para las mediciones en alta frecuencia.

20

150

10

10 10

100

Figura 4 Patrón geométrico de un inductor cuadrado de 4.5 espiras.

El proceso de fabricación se llevó a cabo en un proceso MOS standard de 10 micras con dos capas de metal, el cual se desarrolló en el Laboratorio de Microelectrónica del Instituto Nacional de Astrofísica Óptica y Electrónica. Se utilizaron tres obleas tipo N con orientación 1-0-0 y resistividad entre 2.38 y 3.85 Ω/ . La segunda capa de metal (m2) se encuentra en la parte superior de la oblea, mientras que la primer capa (m1) es la que sirve como interconexión de la espira interna del inductor.

Figura 5 Vista transversal de un inductor fabricado sobre silicio.

La figura 5 nos muestra transversalmente el proceso de fabricación referente a los gruesos de óxido de silicio y de cada una de las capas de metal. Para lograr la fabricación de los inductores, primero, se creció epitaxíalmente una capa inicial de óxido de silicio a una temperatura de 1110°C con un flujo de vapor de agua. Enseguida se hizo la implantación de Fósforo, y la re-

difusión del mismo a 1110°C con vapor de agua y Nitrógeno, la cual sirve para obtener un contacto al substrato.

Posterior a esto, se abrieron contactos al substrato y se metalizaron, siguiendo con un depósito de óxido CVD con un grosor de 6500 Å, repitiendo esto hasta alcanzar dos micras de grosor de óxido entre el substrato y la superficie. Una vez alcanzadas las dos micras de separación se evaporó aluminio para la primera capa de metal (m1), esperando obtener 0.640 micras de grosor. Posteriormente, se creció la última capa de SiO2 con un grueso de una micra, que sirve como aislante entre las dos capas de metal. Por último se evaporó la segunda y última capa de aluminio obteniendo un grueso de una micra.

Algunas fotografías de los inductores que se fabricaron son mostradas en la figura 6, ahí podemos ver tres de las seis geometrías que se realizaron.

Figura 6 Fotografías del inductores fabricados de espiras cuadradas, octagonales y circulares de 4.5 vueltas.

5. MEDICIONES

Las mediciones de los inductores para su caracterización se hicieron en un analizador de redes (Wiltron Model B Network Analyzer). La extracción de parámetros se hizo mediante optimización. A continuación se presentan los resultados para inductores de 4.5 vueltas, en la tabla 1. En la tabla 2 son mostrados los resultados de los inductores de 7.5. vueltas.

Tabla 1. Resultados de la extracción de parámetros para inductores de 4.5 vueltas.

Estructura A1 A3 A4 A5 A6 L (nH) 6.86 4.98 6.28 3.23 6.29 R (ohm) 49.88 20.31 40.11 19.93 23.09 C0 (fF) 67.28 61.29 6.78 213 31.88 R1 (ohm) 59.95 68.46 68.38 86.72 84.13 R2 (ohm) 97.2 100.52 109.09 185.15 81.88 C1 (fF) 236 235 216.8 329 212 C2 (fF) 223 177 232.5 237.8 242.73 fr-GHz 2 2 2.2 1.76 1.81 Q 0.91 1.82 1.34 1.14 2.00

m2 m1

Tabla 2. Resultados de la extracción de parámetros para inductores de 7.5 vueltas.

Estructura B1 B2 B3 B4 B6 L (nH) 12.39 10.09 9.34 9.33 8.61 R (ohm) 78.47 56.20 38.42 40.63 40.03 C0 (fF) 2.19 10.03 2.89 49.13 60.22 R1 (ohm) 95 96 83 92 87 R2 (ohm) 150 97.45 89.65 74.11 62.23 C1 (fF) 252 224 254 253 270 C2 (fF) 218 301 294 275 306 Fr-GHz 1.57 1.7 1.52 1.51 1.52 Q 0.75 1.11 1.51 1.36 1.27

Las figuras 7 y 8 muestran las curvas extraidas para inductores de espiras cuadradas y circulares.

Figura 7. Extracción de parámetros de los inductores, A espiras cuadradas, B espiras circulares de 4.5.

Figura 8. Extracción de parámetros de los inductores, A espiras cuadradas, B espiras circulares 7.5 vueltas.

6. CONCLUSIONES

En este trabajo, se fabricaron y caracterizaron inductores pasivos integrados coplanares sobre un substrato de silicio. A su vez, se demostró el funcionamiento de éstos y se comprobó el modelo eléctrico propuesto, con la extracción de parámetros mediante optimización. De las curvas extraídas, se puede concluir que el modelo se ajusta mejor a los inductores de espiras circulares que a los de espiras cuadradas.

Mediante las mediciones en el rango de 400 MHz-5 GHz, hechas con una analizador de redes fue posible interpretar los resultados, y ver el comportamiento de inductor como una red de dos puertos.

A B

A B

7. REFERENCIAS

[1] John R. Long and Miles A. Copeland, ”The Modeling, Characterization, and Design of Monolithic Inductors for Silicon RF IC's”, IEEE Journal of Solid-State Circuits, vol.32, no.3, pp. 357-368, Mar 1997. [2] Joachim N. Burghartz, D. C. Edelstein, Mehmet Soyuer, H. A. Ainspan and Keith A. Jenkins, ”RF Circuit Design Aspects of Spiral Inductors on Silicon”, IEEE Journal of Solid-State Circuits, vol. 33, no. 12, pp. 2028-2033, December 1998. [3] Kirk B. Ashby, Ico A. Koullias, William C. Finley, Jhon J. Bastek, and Shahriar Moinian, ”High Q Inductors for Wireless Applications in a Complementary Silicon Bipolar Process”, IEEE Journal of Solid-State Circuits, vol. 31, no. 1, pp. 4-8, Jan 1996. [4] Nhat M. Nguyen and Robert G. Meyer, ”Si IC-Compatible Inductors and LC Passive Filters”, IEEE Journal of Solid-State Circuits, vol. 25, no. 4, pp. 1028-1031, August 1990. [5] C. Patrick Yue, and S. Simon Wong, ”Physical Modeling of Spiral Inductors on Silicon”, IEEE Transactions on Electron Devices, vol. 47, no. 3, pp. 560-567, Mar 2000. [6] C. Patrick Yue, Chagsup Ryu, Jack Lau, Thomas H. Lee, and S. Simon Wong, ”A Physical Model for Planar Spiral Inductors on Silicon”, in Proc. IEEE Int. Electron Devices Meeting, San Francisco, CA., 1996. [7] Thomas H. Lee, "The Design of CMOS Radio-Frecuency Integrated Circuits", Cambridge University Press, pp. 48-49, 1998. [8] Emil F. G. and A. R. Boothroyd, “A One-Dimencional DC Model for Nonrectangular IGFET’s”,IEEE Journal of Solid-State Circuits, Vol. SC-18, No. 6 pp.778-784, December 1983. [9] H. M. Greenhouse, ”Design of Planar Rectangular Microelectronic Inductors”, IEEE transactions on parts, hybrids, and packaging, vol. PHP-10, no. 2, pp. 101-109, June 1974. [10] Sunderarajan S. Mohan, Maria del Mar Hershenson, Stephen P. Boyd And Thomas H. Lee, ”Simple Accurate Expressions for Planar Spiral Inductances”, IEEE Journal of Solid-State Circuits, vol. 34, no. 10, pp. 1419-1424, October 1999. [11] Ali M. Niknejad, Robert G. Meyer and Joo L. Tham, “Fully-Integrated Low Phase Noise Bipolar Differential VCOs al 2.9 and 4.4 Ghz”, Proceeding of the 25th European Solid-State Circuits Conference, pp. 198-201, 1999. [12] Yorgos Koutsoyannopous, Yannis Papanaos, Sotiris Bantas, and Calo Alemanni, “Performance Limits of Planar and Multi-Layer Integrated Inductors”, 2000 IEEE ISCAS, Geneva, Switzerland.

[13] Y. Koutsoyannopoulos, Y. Papananos , C. Alemanni, and S. Bantas “A Generic CAD Model for Arbitrarily Shaped and Multi-Layer Integrated Inductors on Silicon Substrates”, Proc. 1997 European Solid-State Circuits Conf., pp. 320-323, Sep. 1997. [14] Jonhae Kim, Jim Koeppe, Ming-ta Hsieh, and Ramesh Harjani, “A 900 Front-End Design With Copper Passive Components”, Midwest Symposium on Circuits and Systems, 2000. pp. 790-793, August 2000. [15] .Joachim N. Burghartz, Keith A. Jenkins, and Mehmet Soyuer, “Multinivel-Spiral Inductors Using VLSI Interconect Technology”, IEEE Electron Devices Letters, Vol. 17, No. 9, pp. 428-430, September 1996. [16] Philip Pieters, and Eric Beyne, “Spiral Inductors Integrated in MCM-D using the Design Space Concept”, International Conference on Multichip Modules and High Density Packaging, pp. 478-483, 1998. [17] Ferenc Mernyei, Franz Darrer, and Andreas Sibrai, “Reducing the Substrate Losses of RF Integrated Inductors”, IEEE Microwave and Guided Wave Letters, Vol. 8, No. 9, pp. 300-301, September 1998