Departamento de Ingeniera Electrnica de Sistemas Informticos y Automtica

1

Manual de Prcticas1. Introduccin. Divisin de las prcticas.Debido al nmero limitado de elementos de laboratorio, las prcticas sern realizadas en grupos de dos personas como mximo, segn el nmero de alumnos asignados. La realizacin de las prcticas (salvo que se indique lo contrario) se dividirn en tres partes, todas ellas incluidas como puntos diferentes en el enunciado: En primer lugar se debe realizar un estudio terico del problema propuesto. Este estudio deber ser realizado antes de llegar a la sesin de prcticas, y tiene como nalidad evitar posibles errores en la realizacin mediante la comparacin de resultados. En segundo lugar se realizar una simulacin de los circuitos referentes a la prctica en cuestin. sta consistir en la creacin de un modelo en el lenguaje VHDL, a partir se obtendr el comportamiento de los circuitos. En tercer lugar, y una vez realizada la simulacin, pasaremos a la emulacin de los circuitos. La emulacin consistir en el montaje de los circuitos en el panel de entrenamiento con los integrados disponibles en el laboratorio. A continuacin se dar una lista de stos con sus principales caractersticas. Por cada prctica habr que entregar una memoria de su realizacin, en la que se deber incluir las respuestas a las preguntas del enunciado y las tres partes mencionadas anteriormente. Las tres partes en las que se divide la prctica (teora, simulacin y emulacin o montaje) deben tener el mismo resultado; si lo anterior no se cumple, la prctica estar mal realizada y por lo tanto estar suspensa a menos que se indiquen unos motivos razonables para dicha contradiccin.

2. Realizacin de un prcticaA continuacin vamos a resaltar las principales caractersticas de los diferentes apartados de las memorias de la prctica. La secuencia de realizacin de la prctica, y por tanto de la memoria debe ser la mostrada a continuacin. Este hecho es debido a que la probabilidad de fallo en la realizacin de la prctica va aumentando (por la novedad de los dos ltimos apartados), y as una posible discordancia ser debido con una mayor probabilidad al apratado que se est realizando.

2.1. Estudio terico del problema.Previamente a la asistencia a la sesin de prcticas, se debe realizar el estudio terico del problema propuesto. Este estudio ser tratado como un problema de clase (aumentando de esta forma la lista de problemas propuestos). As mismo deber estar bien estructurado y ser lo suficientemente comprensible para no llevar a equvocos. A la hora de realizar las comparaciones con los resultados de la simulacin y de la emu-

Departamento de Ingeniera Electrnica de Sistemas Informticos y Automtica

2

lacin, el estudio terico no debe quedarse en obtener una frmula lgica, sino que se deber llegar a una tabla de combinaciones y/o a un cronograma en el que aparezcan todas las seales visibles del problema. Un cronograma no es ms que un esquema en el que se observa el comportamiento de las seales en funcin del tiempo, como el que se puede observar a continuacin. Las transiciones pueden ser ideales (perpendiculares) y siempre conviene retrasar algo las seales de salida con respecto a las transiciones de las seales de entradas que provocan el cambio (ya que estos retrasos provocan una serie de comportamientos que no son observados cuando el cambio es simultneo).Realmente, la nica funcionalidad aadida del cronograma es la inclusin de la dependencia temporal, pero el resto de informacin es la misma que una tabla de combinaciones, y por tanto son equivalentes. Para pasar de un cronograma a una tabla de combinaciones, solamente hay que tomar los valores de las diferentes seales para el mismo intervalo temporal, como se aprecia en la gura

X F tiempo

X 0 1 1 0 0 1 1

Y 1 1 0 0 1 1 0

En el caso de pasar una tabla de combinaciones a un cronograma, el modo de operar es el mismo salvo que no disponemos de la informacin temporal, por lo que impondremos a todas las combinaciones el mismo retraso (el que consideremos oportuno para una mejor visualizacin de las formas de onda). De nuevo, hay que ser muy cuidadoso con la resolucin del estudio terico (tanto en la obtencin de la tabla de combinaciones como en el cronograma) ya que las conclusiones que obtengamos nos servirn para la posterior comparacin con los restantes apartados de la memoria. Este hecho nos servir para evitar posibles equivocaciones en las comparaciones y/o tener justicaciones para posibles discrepancias entre los diferentes apartados.

2.2. Simulacin.Una vez que se haya realizado el estudio terico del problema, llevaremos a cabo el proceso de simulacin para comprobar la correcta realizacin del estudio terico. Para ello, utilizaremos la simulaciones utilizando un simulador que entiende el lenguaje VHDL. Este simulador es la versin de demostracin del simulador GMVHDL de la empresa Green Mountain

Departamento de Ingeniera Electrnica de Sistemas Informticos y Automtica

3

Computing Inc. (http://www.gmvhdl.com). La versin de evaluacin utilizada se puede encontrar en la siguiente direccin de internet: ftp://ftp.rediris.es/software/msdos/electrcl/ gmvhdl14.zip, al que convendra aadir el chero de ujo sim.bat para evitar la utilizacin de la lnea de comandos en la mayor medida de los posible. Por ser una versin de evaluacin, podis descargaroslo en casa, y realizar las simulaciones fuera del laboratorio. Este simulador tiene como lenguaje de entrada el lenguaje VHDL. Se puede encontrar una extensa documentacin de l en internet, no obstante varios profesores del Departamento hemos editado un manual que est disponible en copistera (tras encargo). Este libro se titula Gua Prctica de Circuitos Electrnicos y Sistemas I, ISBN: 84-95699-15-X. En l podis encontrar informacin sobre este lenguaje y el simulador utilizado, adems de otros simuladores que se utilizarn en otras asignaturas que imparte el Departamento. Otros enlaces con informacin sobre VHDL son los siguientes: http://tech-www.informatik.unihamburg.de/vhdl/ http://www.dte.uvigo.es/vhdl/home.html http://www.escet.urjc.es/~jmartine/Enlaces.htm#VHDL Vamos a dar una breve introduccin a la losofa del modelado de circuitos en VHDL. Cualquier modelo en VHDL se divide en dos partes: entidad y arquitectura. La entidad (palabra clave entity) indica las caractersticas del circuito como si fuera una caja negra, es decir, el nombre que va a tener el circuito y su comunicacin con el exterior. La arquitectura (palabra clave architecture) indica cmo est construido el circuito por dentro; como podemos obtener una misma funcin de multitud de formas, puede haber varias arquitecturas para una misma entidad, as que la arquitectura tambin necesita un nombre. Esta divisin se puede ver en la siguiente gura. ENTIDAD (ENTITY) ARQUITECTURA (ARCHITECTURE) A B A C B C A B C ejemplo1 B C B C A F1 F2 arq2 F1 F2 F1 F2 arq1

Departamento de Ingeniera Electrnica de Sistemas Informticos y Automtica

4

El cdigo VHDL del ejemplo anterior es el siguiente (solamente utilizaremos la arquitectura arq2): entity ejemplo is port( A, B, C F1, F2 end ejemplo; Nombre Nombre de puertos Tipo de puertos Sentido de puertos

: in bit; : out bit);

architecture arq2 of ejemplo is signal S1, S2, S3 : bit; begin S1