Universidad de Santiago de ChileFacultad de Ingeniería

Departamento de Ingeniería EléctricaLaboratorio de Electrónica

Experiencia nº9

SISTEMAS DIGITALES SECUENCIALES Y COMBINACIONALES

Profesor: Héctor Lira ÁlvarezAlumnos: Carvajal M., Ezequiel

González V., NataliaVidal L., César

Santiago, 14 de Enero de 2016

2

CONTENIDO

1. Introducción 3

2. Objetivos 4

3. Materiales 4

4. Desarrollo experimental 5

4.1. Contador UP/DOWN 74LS192 5

4.2. Shift register de 4 bits 74LS95 6

4.3. Multiplexor 74LS153 y demultiplexor 74LS155 en cascada 8

5. Conclusión 10

6. Referencias 11

3

1.-INTRODUCCIÓN

En el siguiente informe se verá lo estudiado en la experiencia número 9, correspondiente a circuitos combinacionales y secuenciales.

Se estudiará un contador up/down 74LS192, el cual es un circuito secuencial construido a partir de biestables y puertas lógicas capaz de almacenar y contar los impulsos (a menudo relacionados con una señal de reloj), que recibe en la entrada destinada a tal efecto, asimismo también actúa como divisor de frecuencia.

Junto con lo anterior se verá el funcionamiento de un registro de desplazamiento 74LS95, el cual es un circuito digital secuencial que consistente en una serie de biestables, generalmente de tipo D, conectados en cascada, que basculan de forma sincrónica con la misma señal de reloj. Según las conexiones entre los biestables, se tiene un desplazamiento a la izquierda o a la derecha de la información almacenada.

Y finalmente se estudiará el comportamiento de un multiplexor 74LS153 y un demultiplexor 74LS155, siendo el primero un circuito combinacional con varias entradas y una única salida de datos, están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha salida; y el segundo, un circuito combinacional que tiene una entrada de información de datos d y n entradas de control que sirven para seleccionar una de las 2n salidas, por la que ha de salir el dato que presente en la entrada.

4

2.-OBJETIVOS

2.1. Que el alumno pueda experimentar con Circuitos Integrados (C.I.) digitales, en particular los usados en la experiencia.

2.2. Que el alumno arme y pruebe circuitos en la “MAQUETA DIGITAL”, “ElettronicaVenetta, Mod. E18/EV” y pueda comprobar las diferentes funciones lógicas que ellos ejecutan.

2.3. Armar y comprobar circuitos:

a) Aplicación de Flip Flop en Contador UP/DOWN y Registro de desplazamiento (Shift Register).

b) Multiplexor y Demultiplexor.

3.-MATERIALES

Maqueta “ElettronicaVenetta, Mod. E18/EV”, con fuente CC de 5 volt DC incluida en su interior.

Cables y conectores.

5

4.- DESARROLLO EXPERIMENTAL

4.1. Contador UP/DOWN 74LS192

Para la primera parte de la experiencia, se utilizó un contador up/down 74LS192, el cual se muestra a continuación:

Figura 4.1.1 símbolo lógico 74LS192 y diagrama de estado

Dado que es un contador sincrónico normal y contador sincrónico regresivo, consta de dos relojes, correspondientes al pin 5 (CPU) para cuenta ascendente y pin 4 (CPD) para cuenta descendente. Además dicho contador consta de un restaurador maestro (MR) correspondiente al pin 14 y una entrada de carga paralela (PL) correspondiente al pin 11, los cuales son asíncronos, lo que significa que no dependen de ninguno de los relojes nombrados con anterioridad. La salida se muestra en los pines 3, 2, 6 y 7 (Q0, Q1, Q2 y Q3). Los pines 12 (TCU) y 13 (TCD) corresponden a los contadores terminales, entregando un 1 lógico al finalizar la cuenta ascendente y un 0 lógico al finalizar la cuenta descendiente, estos terminales sirven para conectar el contador en cascada con otros circuitos. Finalmente los pines 15, 1, 10 y 9 (P0, P1, P2 y P3) corresponden a los datos de entrada para la carga paralela. A continuación se muestran los modos de selección de dicho contador.

Tabla 4.1.1 modos de selección contador 74LS192

6

Como es posible apreciar, para habilitar el MR basta con dejar en alto su terminal, lo cual provocará que el resto de las entradas no importen, debido que es asíncrono y vuelve el contador a su valor inicial sin importar los pulsos del reloj.

Para habilitar la carga paralela, se debe dejar el MR en bajo y PL en bajo, luego se debe cargar el valor con el cual se quiere dar inicio al contador mediante las entradas P0, P1, P2 y P3. Como PL es asíncrono al igual que MR, no depende del reloj y, la carga del valor dado se produce instantáneamente. Al ser un contador de 0 a 9, si se carga un valor superior a 9 mediante la carga paralela, el contador seguirá el orden mostrado en el diagrama de estado (figura 4.1.1).

Para habilitar la cuenta normal o ascendente se debe conectar el reloj a CPU, mientras que MR se encuentra en bajo y las entradas CPU y PL en alto. De la misma forma, para habilitar la cuenta decreciente o regresiva se debe conectar el reloj a CPD, mientras que MR se encuentra en bajo y las entradas CPU y PL en alto. Si se tienen los dos relojes en alto, no se producen cambios en el contador.

Para observar el comportamiento del contador, se conectaron las entradas MR, PL CP U y CPD a los interruptores 0, 1, 2 y 3, respectivamente. Además se conectaron las entradas de carga paralela a los interruptores 4, 5, 6 y 7. La salida se conectó a un display de 7 segmentos.

Para habilitar la cuenta normal, se dejó MR bajo y PL CPD en alto, mientras CPU se conectó al reloj. Se pudo ver en el display que el contador funcionaba de 0 a 9 y luego regresaba la cuenta.

Para la cuenta regresiva, se intercambiaron los relojes, y esta vez la cuenta fue de 9 a 0, reiniciándose al llegar a 0.

Al dejar en alto la entrada MR, el contador reiniciaba su cuenta independientemente del valor que este había alcanzado, de igual forma, al cargar un valor por PL, el contador comenzaba su cuenta desde dicho valor.

Se cargaron valores mayores a 9 por PL, con lo cual se pudo apreciar que el contador seguía el patrón mostrado en la figura 4.1.1.

Finalmente, se conectó la maqueta en cascada con lo cual se pudo observar el comportamiento de los terminales TCU y TCD, produciendo un contador de 0 a 99 o de 99 a 0, si se usaba la cuenta regresiva.

4.2. Shift register de 4 bits 74LS95

Seguido a lo anterior, se utilizó un registro de desplazamiento 74LS95, el cual se muestra a continuación:

7

Figura 4.2.1 diagrama shift register 74LS95

El circuito mostrado con anterioridad funciona con dos relojes señalados en los pines 9 (CP 1) y 8 (CP2), los cuales son habilitados por el pin 6 (S), correspondiente al modo de control de entrada. Cuando S se encuentra en bajo, el reloj uno está habilitado y los datos ingresados por la entrada serie DS correspondiente al pin 1, son enviados a las salidas Q0, Q1, Q2 y Q3, correspondientes a los pines 13, 12, 11, y 10 respectivamente. Los datos ingresados mediante DS se desplazan con el pulso del reloj CP1 de Q0 a Q1, Q1 a Q2 y Q2 Q3, y toman los valores ingresados en DS. Cuando S se encuentra en alto, se habilita el reloj CP2 y con ello el modo paralelo, el cual consiste en ingresar datos en la entrada paralela Pn (P0, P1, P2 y P3, correspondientes a los pines 2, 3, 4 y 5 respectivamente), los cuales serán mostrados en la salida de forma simultánea.

Debido a que se produce un flanco de bajada o de subida al cambiar la entrada S, es necesario verificar que si se desea cambiar de un estado alto a uno bajo, es decir pasar del modo parallel load al modo shift, los relojes no se encuentren simultáneamente en alto, o el reloj CP1 en bajo y CP2 en alto, como se muestra en la tabla 4.2.1, ya que de ser así, la salida será indeterminada. De igual forma, si se desea pasar del modo shift a parallel load, se debe tener en consideración que el reloj CP1 no debe estar en alto y CP2 no debe estar en bajo, para no obtener una salida indeterminada.

Tabla 4.2.1 modo de selección shift register 74LS95

8

Para visualizar el comportamiento del circuito, se conectaron las entradas S, D S, P0, P1, P2 y P3 a los interruptores 0, 1, 2, 3, 4 y 5 respectivamente. Las salidas Q0, Q1, Q2 y Q3 se conectaron a diferentes led, en ese orden. Los relojes CP1 y CP2 se conectaron a los relojes de la maqueta, dependiendo del modo de funcionamiento escogido.

Con S en bajo, se conecto CP1 al reloj y a medida que se ingresaban 0 o 1 en DS, se obtenía en la salida dicho valor, el cual era desplazado por cada pulso del reloj.

Con S en alto, se conecto CP2 al reloj y a medida que se ingresaban los valores de 0 o 1 en las diferentes entradas, estos se obtenían en la salida de manera simultánea por cada pulso de reloj.

4.3. Multiplexor 74LS153 y demultiplexor 74LS155 en cascada

Para finalizar la experiencia se conectaron un multiplexor 74LS153 en cascada con un demultiplexor 74LS155, controlados por un contador binario, como se muestra a continuación:

Figura 4.3.1 multiplexor en cascada con demultiplexor, controlado por contador binario

Para entender su funcionamiento se tienen las siguientes tablas:

Tabla 4.3.1 multiplexor Tabla 4.3.2 demultiplexor

9

El multiplexor recibe un dato serie y lo convierte en un dato paralelo, mientras que el demultiplexor recibe un dato paralelo y lo convierte en un dato serie.

La forma de operar del multiplexador se basa en recibir un dato binario por las entradas C0, C1, C2 y C3, desde el digito menos significativo al más significativo, es decir, si se quiere obtener el dato de C0, el selector de entradas AB deberá estar en 00, para el dato C1, el selector deberá encontrarse en 01, de igual forma para obtener C2 el selector AB deberá encontrarse en 10 y finalmente para obtener el dato C3 el selector se deberá encontrar en 11. Con ello se puede apreciar que la salida del multiplexor estará gobernada por el selector de entrada AB.

La forma de operar del demultiplexor es la inversa al multiplexor, en el se reciben datos en serie y los convierte en datos paralelos mediante las salidas 1Y0, 1Y1, 1Y2 e 1Y3, de igual forma, la salida estará gobernada por el selector de entradas AB. Cabe destacar que en el demultiplexor se obtiene el dato negado, es decir, para obtener el dato original se tendrá que pasar por un negador (figura 4.3.1).

Para obtener los datos en forma ordenada se utilizó un contador binario, el cual se encargaba de seleccionar las entradas de manera consecutiva.

En la experiencia se conectó el circuito de la forma mostrada en la figura 4.3.1, donde las salidas 1Y0, 1Y1, 1Y2 e 1Y3 además de la salida Y, se conectaron a diferentes leds para observar el comportamiento del circuito.

La entrada Strobe junto a las entradas C0, C1, C2 y C3 se conectaron a diferentes switchs para ingresar los valores y poder observarlos en las salidas previamente señaladas.

El contador binario 74LS93 se conecto a un reloj y su función era obtener los datos de salida en orden, como se explicó con anterioridad.

Las pruebas realizadas consistían en ingresar diferentes valores mediantes las entradas del multiplexor, las cuales se vieron reflejadas en las salidas del demultiplexor.

En alta frecuencia se pudo observar que los leds se atenuaban o aumentaban su intensidad lumínica dependiendo de cuantos 1 se ingresaban en los datos de entrada del muliplexor, visualizando dicha intensidad en el led de salida del multiplexor y comparándolo con los leds de salida del demultiplexor.

10

5.- CONCLUSIONES

Del contador 74LS192 se pudo apreciar que al ingresar datos superiores a 9 por la entrada paralela, este entregó diferentes símbolos correspondientes a los valores ingresados, posteriormente el contador siguió un patrón dado por el fabricante. Además, se pudo observar que tanto la entrada MR como PL, no necesitaban pulsos de reloj para hacerse efectivas y luego de aplicarlas su funcionamiento era inmediato.

Del shift register 74LS95 ese pudo comprobar su funcionamiento y como este desplazaba los datos ingresados por la entrada serie, además se observo cómo este entregaba los datos ingresados por la entrada paralela en su salida, de forma simultánea.

Finalmente, del multiplexor 74LS153 y del demultiplexor 74LS155 se puede concluir que no es necesario contar con un número elevado de cables (buses) para transmitir la información, ya que basta con uno para poder transmitir datos de forma paralela, al convertirlos en serie, y obtenerlos en forma paralela, al realizar la conversión nuevamente, gracias a la función del multiplexor y demultiplexor. Sin embargo, cabe destacar que esto requiere un mayor tiempo de respuesta, debido a que se envía un solo dato por cada pulso de reloj. Por lo tanto, se puede concluir que al utilizar este sistema para transmitir datos podría resultar más económico aunque también más lento.

Con lo anterior se puede concluir que el desarrollo de la experiencia fue llevado a cabo satisfactoriamente, pudiéndose apreciar el funcionamiento de los diferentes tipos de circuitos secuenciales y combinacionales mostrados en ella.

11

6.- REFERENCIAS

H. Lira; "Guía de laboratorio de Electrónica", Universidad de Santiago, Santiago, 2015.