Ejercicio Modo Protegido

24
EJERCICIO MODO PROTEGIDO

description

se visualiza el modo protegido del procesador para que los micro controladores puedan trabajar entre si, ademas de esto los procesador puedan dar una basica idea cuando se trabaja en modo protegido y modo real

Transcript of Ejercicio Modo Protegido

  • EJERCICIO MODO PROTEGIDO

  • Ejemplo Establezca la direccin del segmento de memoria

    seleccionado por un selector cargado con la informacin 0008H.

    Asuma que se esta usando un segmento de datos.

  • Ejemplo Establezca la direccin del segmento de memoria

    seleccionado por un selector cargado con la informacin 0008H.

    Asuma que se esta usando un segmento de datos.

    Segmento usado DS

  • Ejemplo

    DS 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0

  • Ejemplo

    DS 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0

    Selector TI RPL

    0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0

  • Ejemplo

    DS 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0

    Selector TI RPL

    0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0

    El selector esta direccionando al primer descriptor de la tabla de descriptores globales (TI=0)

    Tiene el nivel de privilegio mas elevado (RPL=00)

  • Esquema obtenido:

    Generalmente el descriptor 0 (Null descriptor) no es tenido en cuenta y no es usado para direccionar espacios de memoria.

    GDT

  • El descriptor 1 de la GDT contiene informacin de un segmento de memoria.

  • El descriptor 1 de la GDT contiene informacin de un segmento de memoria.

  • El descriptor 1 de la GDT contiene informacin de un segmento de memoria.

    0 0 0 0

    92 10

    00 00

    00 FF

  • El descriptor 1 de la GDT contiene informacin de un segmento de memoria.

    0 0 0 0

    92 10

    00 00

    00 FF

    Derechos o Privilegios de acceso. 92h Base de segmento de memoria. 100000h Limite de segmento de memoria. 00FFh

  • Derechos o Privilegios de acceso. 92h

  • Derechos o Privilegios de acceso. 92h

    10010010 1 0 0 1 0 0 1 0

  • Derechos o Privilegios de acceso. 92h

    10010010 1 0 0 1 0 0 1 0

  • Derechos o Privilegios de acceso. 92h

    10010010 1 0 0 1 0 0 1 0

  • Derechos o Privilegios de acceso. 92h

    10010010 1 0 0 1 0 0 1 0

  • Derechos o Privilegios de acceso. 92h

    10010010 1 0 0 1 0 0 1 0

  • Derechos o Privilegios de acceso. 92h

    10010010 1 0 0 1 0 0 1 0

  • Derechos o Privilegios de acceso. 92h

    10010010 1 0 0 1 0 0 1 0

  • Derechos o Privilegios de acceso. 92h

    10010010 1 0 0 1 0 0 1 0

  • Esquema obtenido:

  • Suponga que el Descriptor N 10 de la Tabla de Descriptores Globales (TDG) describe la ubicacin y caractersticas de la Tabla de Descriptores Locales (TDL). Vamos a suponer tambin que la TDL est ubicada en la posicin de memoria 02A070H y que el registro de segmento usado en este caso es el registro DS.

    Teniendo en cuenta esta informacin, suponemos as mismo que el Segmento al que intentamos acceder en este caso est descrito por el descriptor de cdigo o datos con base y lmite validos N 136510 de la TDL. El Segmento apuntado por este descriptor corresponde a un segmento de datos sin permiso de escritura que se expande de manera ascendente y contiene un mapa de memoria que contiene 2278210 palabras de 16 bits cada una, ubicado en la direccin fsica 02000H. El grado de privilegio DPL de este segmento es 10 y no ha sido accedido en el momento de realizar el acceso.

    Ejercicio:

  • Determine:

    1. El contenido del registro DS

    2. Los contenidos de los Descriptores 10 de la TDG y 136510 de la TDL.

    3. Haga un diagrama de bloques del direccionamiento realizado especificando el contenido de los registros, direcciones de memoria y posiciones de memoria involucradas. Direcciones y contenidos de memoria deben presentarse como un mapa de memoria.

  • Mostafa, G., "Interrupt management in protected mode operation of Intel 80286 high performance architecture," Informatics, Electronics & Vision (ICIEV), 2012.

    Xinfeng Xu; Yong Hei, "New Trends in Microprocessor Architecture for Parallel Computing," Frontier of Computer Science and Technology (FCST), 2010.

    Cereia, M.; Bertolotti, IC., "Virtual processors for industrial applications," Emerging Technologies and Factory Automation, 2005.

    Sabena, D.; Sterpone, L.; Scholzel, M.; Koal, T.; Vierhaus, H.T.; Wong, S.; Glein, R.; Rittner, F.; Stender, C.; Porrmann, M.; Hagemeyer, J., "Reconfigurable high performance architectures: How much are they ready for safety-critical applications?," Test Symposium (ETS), 2014.