7/25/2019 Ejercicio 1 FPGA

1/9

Ejercicio 1: Sincronizacin del encendido de LEDs

utilizando FPGA

Requerimientos

Software

NI LabVIEW 2014

Mdulo NI LabVIEW Real-Time

Mdulo NI LabVIEW FPGA

Hardware

NI cRIO-9074

NI cRIO-9103 o cualquier otro chasis compatible con el NI cRIO-9074

NI 9263 (Mdulo de salidas analgicas)

Componentes Electrnicos

Protoboard

3 LEDs

3 Resistencia de 220 ohms

Cables

Objetivo

Sincronizar el encendido de 3 LEDs utilizando el Mdulo NI LabVIEW FPGA

Desarrollo

1. Configurar el NI cRIO-9074. Si ya se encuentra configurado contine al paso 2. El

ejercicio 1 del siguiente enlace muestra los pasos necesarios para configurar su NI

cRIO-9074

https://decibel.ni.com/content/docs/DOC-35960

https://decibel.ni.com/content/docs/DOC-35960https://decibel.ni.com/content/docs/DOC-35960https://decibel.ni.com/content/docs/DOC-35960

7/25/2019 Ejercicio 1 FPGA

2/9

2. Abra su entorno de desarrollo NI LabVIEW y cree un nuevo proyecto en blanco.

Figura 1.1. Nuevo Proyecto en blanco

3. Asegrese de tener conectado el NI cRIO-9074 a su computadora mediante el cable

Ethernet, agrguelo al proyecto dando clic derecho sobre el proyecto y seleccionando

new >> Targets and Devices, en la ventana seleccione Existing target or device >>

Discover an existing target s) or device s) y expanda la carpeta Real-Time CompactRIO,

seleccione su NI cRIO que deber aparecer automticamente. En la siguiente ventana

seleccione LabVIEW FPGA Interface y de clic en Continue. En la siguiente ventana

seleccione Discover para que LabVIEW automticamente detecte los mdulos

conectados al chasis.

Figura 1.2. Agregando dispositivos al proyecto

7/25/2019 Ejercicio 1 FPGA

3/9

Figura 1.3. Encontrando el dispositivo NI cRIO-9074

Figura 1.4. Interfaz LabVIEW FPGA

7/25/2019 Ejercicio 1 FPGA

4/9

Figura 1.5. Descubriendo los mdulos conectados al chasis del NI cRIO-9074

4. En la ventana del proyecto de clic derecho sobre el dispositivo cRIO y seleccione

Connect. El LED se encender para indicar que hay conexin.

Figura 1.6. Proyecto

7/25/2019 Ejercicio 1 FPGA

5/9

5. Agregue un VI al FPGA Target dando clic derecho sobre el mismo y seleccionando New

>> VI

Figura 1.7. Nuevo VI FPGA

6. Renombre las salidas Mod1/AO0, Mod1/AO1 y Mod1/AO2 a LED1, LED2 y LED3

respectivamente.

Figura 1.8. Renombrar las Salidas Analgicas

7/25/2019 Ejercicio 1 FPGA

6/9

7. Abra el VI y navegue hacia el diagrama de bloques, coloque la salida analgica LED1 y

expndala hasta que se muestren 3 salidas (LED1, LED2 y LED3)

Figura 1.9 Salidas analgicas

8. Coloque un Waitdando clic derecho sobre el diagrama de bloques y navegando hacia la

paleta Programming >> Timing, configure Counter untis a mSec y Size of internal

counter a 16 Bit. Clic en Ok. Cree un control en la terminal Count(mSec)

dando clic

derecho sobre la misma y seleccionando Create -> Control.

Figura 1.10. Configuracin del Wait

9. Coloque un Flat Sequence Structuredando clic derecho sobre el diagrama de bloques y

navegando hacia la paleta Programming >> Structures. Agregue ms marcos dando clic

derecho sobre la estructura y seleccionado Add Frame After. Repita el proceso hasta

tener un total de 6 marcos. Para copiar objetos presione la tecla ctrl y de clic en el

objeto y arrastre el ratn para copiarlo. Repita el proceso hasta obtener el siguiente

diagrama de bloques

7/25/2019 Ejercicio 1 FPGA

7/9

Figura 1.11. Flat Sequence Structure

10.Coloque un While Loopdando clic derecho sobre el diagrama de bloques y navegando

hacia la paleta Programming >> Structures, y encierre todo el cdigo dentro del mismo.

De clic derecho sobre la terminal de paro y seleccione Create Control. Cree constantes

en las terminales LED1, LED2 y LED3 dando clic derecho sobre las mismas y

seleccionando Create >> Constantcomo se muestra

Figura 1.12. Dentro de un Ciclo While

11.Para finalizar el diagrama de bloques copie otro conjunto de salidas analgicas y cablee

como sigue

Figura 1.13. Diagrama de Bloques final

7/25/2019 Ejercicio 1 FPGA

8/9

Figura 1.14. Panel Frontal final

12.En el protoboard, conecte el LED1 a la salida analgica AO0 del NI 9263 (Pin 0), el LED2

a la salida analgica AO1 (Pin 2) y el LED3 a la salida analgica AO2 (Pin 4). Cada LED

debe estar en serie con una resistencia de 220 ohms. Conecte las tierras a la terminal

COM (Pin 9).

Figura 1.15. Circuito electrnico

7/25/2019 Ejercicio 1 FPGA

9/9

13.Ya solo queda probar el funcionamiento del programa, pero primero hay que compilar,

compilar nuestro programa puede tomar alrededor de 10 min (dependiendo de su

procesador). Abra el panel frontal del VI y de clic en la flecha de ejecucin (Run).

Aparecer una ventana para elegir el compilador, seleccione Use the local compile

servery de clic en OK. Al terminar usted podr notar que los 3 LEDs estn encendidos,

aumente el valor del control Count(mSec)

y observe como los LEDs empiezan aparpadear y a medida que el valor aumenta la sincronizacin del encendido de los LEDs

es ms notoria, para terminar la ejecucin del programa de clic en el botn de paro, los

3 LEDs debern apagarse debido a que al final del programa cableamos un valor igual a

0 a las 3 salidas analgicas .

FIN DEL EJERCICIO