Diseño Combinacional

Universidad Autónoma de Nuevo LeónFacultad de Ingeniería Mecánica y Eléctrica

Octubre 2012

Sistemas DigitalesElectrónica Digital I

Diseño Combinacional

He fallado una y otra

vez en mi vida, por eso he

conseguido el éxito. Michael Jordan


Octubre 2012


Diseñe un sistema Combinacional capaz de sumar

2 números binarios de n Bits cada numero

n Bits ?


Octubre 2012


An ....... A3 A2 A1 A0Bn ....... B3 B2 B1 B0+

0

C1

1

C2

2

C3

3

Cn

nCn+1

A0B0

C1

0

A1B1

C2

1

A2B2

C3

2

A3B3

C4

3Cn+1 n

AnBn

Cn


Octubre 2012


A0B0

C1

0

A1B1

C2

1

A2B2

C3

2

A3B3

C4

3

Cn+1

n

AnBn

Cn


Octubre 2012


Diagrama de Bloques


Octubre 2012


Tabla de verdad

0 00 1

0 1

1 0

0 1

1 0

1 0

1 1


Octubre 2012


Ecuaciones mínimas

0

0

0

1

0

1

1

1

0

1

1

0

1

0

0

1


Octubre 2012


Ecuaciones mínimas

FCn+1 (An, Bn, Cn)= AnBn+AnCn+BnCn

FSn (An, Bn, Cn)= A B C


Octubre 2012


Archivo en ABEL-HDL


Octubre 2012


Simulación


Octubre 2012


SN74283


Octubre 2012



Octubre 2012


SN74283

•


Octubre 2012



Octubre 2012


Reporte para esta actividad

1.- Portada

2.- Redacción del problema

3.- Diagrama de Bloques (entradas y Salidas)

4.- Tabla de Verdad

5.- Código ABEL

6.- Simulación

7.- Archivo RPT (ecuaciones y pin out)

8.- Foto del circuito

9.- Conclusiones y recomendaciones

Hoja de datosDel fabricante

www.ti.com


Octubre 2012


Inteligencia Robótica Digital Técnicos No. 239 Col. Tecnológico

Tel. y Fax: 8- 359-4496 Don Chip edificio 7 de FIME

AG ElectrónicaColón 171 Pte. Monterrey, N.L.

Tel 8-375-4406

Electrónica Reforma 2000Reforma Ote 1277

Tel 8-372-4261

Electrónica UniversalKeramos No. 222 Col. Del Prado

Tels. 83-756905, 83-751553, 83-759330, 83-742393, 83-747084, Fax: 83-727487


Octubre 2012


Diseñe un Sistema Combinacional capaz de comparar dos números binarios de un bit cada

número.

?


Octubre 2012


Los números binarios los llamaremos A y B respectivamente y representan la entrada del

sistema combinacional.


Octubre 2012


Al comparar dos números los posibles resultados pueden ser :


Octubre 2012


Al comparar dos números los posibles resultados pueden ser que sean:

iguales A=B (AeqB) o diferentes tales como: A mayor que B A>B (AmyB)

A menor que B A<B (AmeB)


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 01 0 12 1 03 1 1


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 01 0 12 1 03 1 1

Nivel activo alto


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 0 1 11 0 12 1 03 1 1

Nivel activo bajo


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 01 0 12 1 03 1 1

Nivel activo alto


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 01 0 1 0 0 12 1 03 1 1

Nivel activo alto


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 01 0 1 0 0 12 1 0 0 1 03 1 1

Nivel activo alto


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 01 0 1 0 0 12 1 0 0 1 03 1 1 1 0 0

Nivel activo alto


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 0 1 11 0 1 1 1 02 1 0 1 0 13 1 1 0 1 1

Nivel activo bajo


Octubre 2012


Ecuaciones mínimas

m A B A=B A>B A<B

0 0 0 1 0 01 0 1 0 0 12 1 0 0 1 03 1 1 1 0 0

FA=B(A,B)= AB

FA>B(A,B)= A B

FA<B(A,B)= A B


Octubre 2012


Ecuaciones mínimas

FA=B(A,B)= AB

FA>B(A,B)= A B

FA<B(A,B)= A B


Octubre 2012


Abel-Hdl Ecuaciones

FA=B(A,B)= AB

FA>B(A,B)= A B

FA<B(A,B)= A B

MODULE comp"EntradasA,B pin 1,2;"SalidasAeqB,AmyB,AmeB pin 19..17 istype 'com';equationsAeqB=!(A$B);AmyB=A&!B;AmeB=!A&B;test_vectors([A,B]->[AeqB,AmyB,AmeB])[0,0]->[1,0,0];[0,1]->[0,0,1];[1,0]->[0,1,0];[1,1]->[1,0,0];END


Octubre 2012


Abel-Hdl simulación

MODULE comp"EntradasA,B pin 1,2;"SalidasAeqB,AmyB,AmeB pin 19..17 istype 'com';equationsAeqB=!(A$B);AmyB=A&!B;AmeB=!A&B;test_vectors([A,B]->[AeqB,AmyB,AmeB])[0,0]->[1,0,0];[0,1]->[0,0,1];[1,0]->[0,1,0];[1,1]->[1,0,0];END


Octubre 2012


Abel-Hdl Tabla de Verdad MODULE comp"EntradasA,B pin 1,2;"SalidasAeqB,AmyB,AmeB pin 19..17 istype 'com';Truth_table([A,B]->[AeqB,AmyB,AmeB])[0,0]->[1,0,0];[0,1]->[0,0,1];[1,0]->[0,1,0];[1,1]->[1,0,0];test_vectors([A,B]->[AeqB,AmyB,AmeB])[0,0]->[1,0,0];[0,1]->[0,0,1];[1,0]->[0,1,0];[1,1]->[1,0,0];END

m A B A=B A>B A<B

0 0 0 1 0 01 0 1 0 0 12 1 0 0 1 03 1 1 1 0 0


Octubre 2012


Abel-Hdl descripción

Operaciones Relacionales

Operador descripción

== Igual

¡= diferente

< Menor que

> Mayor que

<= Menor igual que

>= Mayor igual que


Octubre 2012


Abel-Hdl descripción MODULE comp"EntradasA,B pin 1,2;"SalidasAeqB,AmyB,AmeB pin 19..17 istype 'com';equations

when A==B then AeqB=1;when A>B then AmyB=1;when A<B then AmeB=1;test_vectors([A,B]->[AeqB,AmyB,AmeB])[0,0]->[1,0,0];[0,1]->[0,0,1];[1,0]->[0,1,0];[1,1]->[1,0,0];END


Octubre 2012


Diseñe un Sistema Combinacional capaz de comparar dos números binarios

de dos bit’s cada número.


Octubre 2012


Tabla de verdad

m A1 A0 B1 B0 A=B A>B A<B

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0

1 0 1

2 0 2

3 0 3

4 1 0

5 1 1

6 1 2

7 1 3

8 2 0

9 2 1

10 2 2

11 2 3

12 3 0

13 3 1

14 3 2

15 3 3


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 0

1 0 1 0 0 1

2 0 2 0 0 1

3 0 3 0 0 1

4 1 0

5 1 1

6 1 2

7 1 3

8 2 0

9 2 1

10 2 2

11 2 3

12 3 0

13 3 1

14 3 2

15 3 3


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 0

1 0 1 0 0 1

2 0 2 0 0 1

3 0 3 0 0 1

4 1 0 0 1 0

5 1 1 1 0 0

6 1 2 0 0 1

7 1 3 0 0 1

8 2 0

9 2 1

10 2 2

11 2 3

12 3 0

13 3 1

14 3 2

15 3 3


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 0

1 0 1 0 0 1

2 0 2 0 0 1

3 0 3 0 0 1

4 1 0 0 1 0

5 1 1 1 0 0

6 1 2 0 0 1

7 1 3 0 0 1

8 2 0 0 1 0

9 2 1 0 1 0

10 2 2 1 0 0

11 2 3 0 0 1

12 3 0

13 3 1

14 3 2

15 3 3


Octubre 2012


Tabla de verdad

m A B A=B A>B A<B

0 0 0 1 0 0

1 0 1 0 0 1

2 0 2 0 0 1

3 0 3 0 0 1

4 1 0 0 1 0

5 1 1 1 0 0

6 1 2 0 0 1

7 1 3 0 0 1

8 2 0 0 1 0

9 2 1 0 1 0

10 2 2 1 0 0

11 2 3 0 0 1

12 3 0 0 1 0

13 3 1 0 1 0

14 3 2 0 1 0

15 3 3 1 0 0


Octubre 2012



0 0 0 0 0 1 0 0

1 0 0 0 1 0 0 1

2 0 0 1 0 0 0 1

3 0 0 1 1 0 0 1

4 0 1 0 0 0 1 0

5 0 1 0 1 1 0 0

6 0 1 1 0 0 0 1

7 0 1 1 1 0 0 1

8 1 0 0 0 0 1 0

9 1 0 0 1 0 1 0

10 1 0 1 0 1 0 0

11 1 0 1 1 0 0 1

12 1 1 0 0 0 1 0

13 1 1 0 1 0 1 0

14 1 1 1 0 0 1 0

15 1 1 1 1 1 0 0

F A=B ( A1, A0, B1, B0) = (A1’+B1)(A1+B1’)(A0+B0’)(A0’+B0)


Octubre 2012



0 0 0 0 0 1 0 0

1 0 0 0 1 0 0 1

2 0 0 1 0 0 0 1

3 0 0 1 1 0 0 1

4 0 1 0 0 0 1 0

5 0 1 0 1 1 0 0

6 0 1 1 0 0 0 1

7 0 1 1 1 0 0 1

8 1 0 0 0 0 1 0

9 1 0 0 1 0 1 0

10 1 0 1 0 1 0 0

11 1 0 1 1 0 0 1

12 1 1 0 0 0 1 0

13 1 1 0 1 0 1 0

14 1 1 1 0 0 1 0

15 1 1 1 1 1 0 0

F A>B ( A1, A0, B1, B0) = A1 B1’ + A0 B1’ B0’ + A1 A0 B0’


Octubre 2012



0 0 0 0 0 1 0 0

1 0 0 0 1 0 0 1

2 0 0 1 0 0 0 1

3 0 0 1 1 0 0 1

4 0 1 0 0 0 1 0

5 0 1 0 1 1 0 0

6 0 1 1 0 0 0 1

7 0 1 1 1 0 0 1

8 1 0 0 0 0 1 0

9 1 0 0 1 0 1 0

10 1 0 1 0 1 0 0

11 1 0 1 1 0 0 1

12 1 1 0 0 0 1 0

13 1 1 0 1 0 1 0

14 1 1 1 0 0 1 0

15 1 1 1 1 1 0 0

F A>B ( A1, A0, B1, B0) = A1’ B1 + A0’ B1 B0 + A1’ A0’ B0


Octubre 2012


MODULE compara

"Entradas

A1, A0, B1, B0 pin 1..4;

"Salidas

AeqB, AmyB, AmeB Pin 19..17 istype 'com';

A=[A1, A0];

B=[B1, B0];equations

When A == B then AeqB=1;

When A > B then AmyB=1;

When A < B then AmeB=1;

End


Octubre 2012


Diseñe un Sistema Combinacional capaz de comparar dos números binarios

de cuatro bit’s cada número.


Octubre 2012


MODULE compara

"Entradas

A3..A0, B3..B0 pin 1..8;

"Salidas

AeqB, AmyB, AmeB Pin 19..17 istype 'com';

A=[A3,A2,A1,A0];

B=[B3,B2,B1,B0];equations

When A == B then AeqB=1;

When A > B then AmyB=1;

When A < B then AmeB=1;

End


Octubre 2012


SN7485 4-bit binary or BCD

magnitude comparators


Octubre 2012


Tabla de funcionamiento

Entradas Cascada Salidas

A3,B3 A2,B2 A1,B1 A0,B0 A>B A<B A=B A>B A<B A=B

A3>B3 X X X X X X H L L

A3<B3 X X X X X X L H L


Octubre 2012







A3=B3 A2>B2 X X X X X H L L

A3=B3 A2<B2 X X X X X L H L


Octubre 2012









A3=B3 A2=B2 A1>B1 X X X X H L L

A3=B3 A2=B2 A1<B1 X X X X L H L


Octubre 2012











A3=B3 A2=B2 A1=B1 A0>B0 X X X H L L

A3=B3 A2=B2 A1=B1 A0<B0 X X X L H L

A3=B3 A2=B2 A1=B1 A0=B0 X X X L L H


Octubre 2012










A3=B3 A2=B2 A1=B1 A0>B0 X X X H L L

A3=B3 A2=B2 A1=B1 A0<B0 X X X L H L

A3=B3 A2=B2 A1=B1 A0=B0 H L L H L L

A3=B3 A2=B2 A1=B1 A0=B0 L H L L H L

A3=B3 A2=B2 A1=B1 A0=B0 L L H L L H


Octubre 2012


Comparación de 2 números de 8 bit c/n

usando SN7485en cascada




Octubre 2012







Octubre 2012


Reporte para esta actividad

1.- Portada

2.- Redacción del problema

3.- Diagrama de Bloques (entradas y Salidas)

4.- Tabla de Verdad

5.- Código ABEL

6.- Simulación

7.- Archivo RPT (ecuaciones y pin out)

8.- Foto del circuito

9.- Conclusiones y recomendaciones

Hoja de datosDel fabricante

www.ti.com


Octubre 2012


SN7485

Recommended operating conditions MIN NOM MAX UNIT

Supply votage, Vcc 4.75 5 5.25 V

High level output current, IOH -400 µA

Low level output current, IOl 16 mA

Operating free-air temperature, TA 0 70 0C


Octubre 2012



Octubre 2012


Resumen

1. Diseño Modular (suma de n Bits)

2. Cascada de la suma

3. Comparación numérica

4. Nivel Activo (Salida)

5. Operadores Relacionales

6. Conveniencia de programar Vs Función Fija

7. Método de comparación

8. Entradas en cascada

1. Diseño Modular (suma de n Bits)

2. Cascada de la suma

3. Comparación numérica

4. Nivel Activo (Salida)

5. Operadores Relacionales

6. Conveniencia de programar Vs Función Fija

7. Método de comparación

8. Entradas en cascada


Octubre 2012


Los Proyectos Adicionales se entregaran Reporte y circuito funcionando, el tiempo

limite para la entrega es de una semana después de verlo en clase

INTELIGENCIA ROBOTICA DIGITAL Técnicos No. 239 Col. Tecnológico

64700 Monterrey, N.L. Tel. y Fax: (8) 359-44-96

Electrónica UniversalProgreso No. 703 Ote. Col. Asarco, Monterrey, N.L. C.P. 64550

Tels. 83-756905, 83-751553, 83-759330, 83-742393, 83-747084, Fax: 83-727487

No Proyectos Vigentes Fecha limite

1 examen

2

3

2 sumadores completos en cascada SN74283

2 comparadores en cascada SN7485

Diseño Combinacional

Documents

Transcript of Diseño Combinacional