Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2...

65
Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Circuitos Digitales Circuitos Digitales II II The General Computer Architecture The Multicycle Design Semana No.10 Semana No.10 Semestre 2011-2 Semestre 2011-2 Prof. Eugenio Duque Prof. Eugenio Duque [email protected] Prof. Gustavo Patiño (en comisión) Prof. Gustavo Patiño (en comisión) [email protected] Departamento de Ingeniería Electrónica Departamento de Ingeniería Electrónica Facultad de Ingeniería Facultad de Ingeniería

Transcript of Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2...

Page 1: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Circuitos Digitales IICircuitos Digitales II

The General Computer Architecture

The Multicycle DesignSemana No.10Semana No.10

Semestre 2011-2Semestre 2011-2

Prof. Eugenio DuqueProf. Eugenio [email protected]

Prof. Gustavo Patiño (en comisión)Prof. Gustavo Patiño (en comisión)[email protected]

Departamento de Ingeniería ElectrónicaDepartamento de Ingeniería Electrónica

Facultad de IngenieríaFacultad de Ingeniería

Page 2: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Data/Control Signal Flow Examples The following diagrams illustrate the flow of control

signals and data in some example MIPS instructions in the single cycle implementation.

The “single cycle” implementation is just a stepping stone to the final MIPS design, but this simpler example has all the features of the more complex final design in terms of data routing and the way in which the control signals determine the specific operation for each given instruction.

Note the data flow in these instructions.

Page 3: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Start of R-Type Instruction

Page 4: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Next Step of R-Type Instruction

Page 5: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Third Step of R-Type Instruction

Page 6: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Completion of R-Type Instruction

Page 7: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Load Instruction

Page 8: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Branch Instruction

Page 9: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Jump Instruction Circuitry Added

Page 10: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Jump Instruction Flow

Page 11: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Drawbacks of the Single-Cycle Implementation

We have now completed “design” of the basic MIPS CPU. Although a good basic design, it has a serious drawback:

The processor is designed so that all instructions complete in one clock cycle.

While this assures that there is sufficient time to complete any instruction, it also means that one clock period must be long enough to accommodate the longest and most complicated instruction.

Thus, ALL instructions take as long as the longest instruction.

Since many (most!) instructions in the MIPS architecture take less time to execute than the longest instructions (which are usually the lw memory reference instructions), this means that we are slowing execution of the CPU a large part of the time to accommodate instructions that occur substantially less frequently.

Page 12: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Comparative Instruction Timing

Page 13: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

MultiCycle Implementation

A solution to the single-cycle problem is stated as follows: Each instruction has several phases, such as fetch/decode,

register selection, ALU processing, etc. Instead of using a single clock cycle for the whole

instruction, run the clock much faster, and have a single clock cycle for each of the elements or phases of the instruction process.

Many instructions take fewer phases (for example, jump, branch [the fewest phases], register-register or store instructions), so these instructions execute much faster.

As most instructions execute faster than the longest instructions (such as lw), the average instruction time will be reduced substantially.

Page 14: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

MIPS Multicycle Concept

Split the processing into five processing segments. Run the clock much faster (essentially 5X faster!). Do one instruction segment per clock cycle. PC updates, branches and jumps take 3 processing

segments since they are simpler; they run much faster. Register-register instructions do not require memory

access. They take four instruction segments and finish in about 30% more time than jumps and branches.

Only load memory-access instructions take a full five processing segments (store takes only four), but do not slow down the other instructions to their speed.

Page 15: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Multicycle Implementation

Page 16: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Times Instruction Cycle Times

Page 17: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Multicycle Advantages

For most instructions, it is saved 20-40% in clock cycles and the processor is much faster, as mentioned earlier.

Since different parts of the circuit are active only for one cycle at a time, we can use less circuitry because parts of the computer can be reused in different cycles. The CPU now needs only one ALU, since it can do the PC

update functions prior to the ALU processing. Since we access memory for data and instructions in

different clock cycles, we only need one path to memory.

Page 18: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Major Impediment to Multicycle Implementation The multicycle processor takes up to 5 clock cycles

to complete an instruction. Each time the clock ticks, part of the instruction is

completed, not all of it. That means that at the end of each clock cycle, we

have partial instruction results, but no place to store them!

A first concern is therefore a way to store intermediate data as the instruction winds its way through the various segments of processing.

Page 19: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Intermediate Results Storage Requirements

Page 20: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

First-Pass Register Placement

Page 21: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Preliminary Multicycle Design Without Control

The preliminary processing design is more compactThe preliminary processing design is more compact

Page 22: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Multicycle with ALU Control and PC

Page 23: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Completed Multicycle Design

Page 24: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Multicycle Summary

We have redesigned the MIPS CPU to accommodate a 5-segment instruction partition with each segment taking one clock cycle.

In doing so, instruction execution time was decreased ~ 30-40% and greater efficiency was obtained by reducing the circuitry.

In the next lecture, we will take the final step in the MIPS design and complete the R2000 architecture.

Page 25: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Circuitos Digitales IICircuitos Digitales II

The General Computer Architecture

The Pipeline Design

Semana No.10Semana No.10Semestre 2011-2Semestre 2011-2

Prof. Eugenio DuqueProf. Eugenio [email protected]

Prof. Gustavo Patiño (en comisión de estudios)Prof. Gustavo Patiño (en comisión de estudios)

Departamento de Ingeniería ElectrónicaDepartamento de Ingeniería Electrónica

Facultad de IngenieríaFacultad de Ingeniería

Page 26: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Some Unsolved Questions When we defined multicycle, did we also define

pipeline ? Multicycle is pipeline ? Or, pipeline is multicycle ?

So, what does translate “pipeline” ? What conditions must be met by the inter-stage registers

in order to guaranty pipeline ? What is the relation between pipeline and parallelism? Currently, which are the trends in the pipeline

paradigm ?

Page 27: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

The Pipelined MIPS The Pipelined MIPS ProcessorProcessor

Page 28: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Pipeline ArchitecturePipeline Architecture

Page 29: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Sequential Versus Pipelined Sequential Versus Pipelined ExecutionExecution

Page 30: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Speed Advantage of the Speed Advantage of the PipelinePipeline

Page 31: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Pipeline StagesPipeline Stages

Page 32: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Overlapped Pipeline Overlapped Pipeline ExecutionExecution

Page 33: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Single-Cycle DatapathSingle-Cycle Datapath

Page 34: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Single-Cycle Datapath with Single-Cycle Datapath with Pipeline RegistersPipeline Registers

Page 35: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Instruction Process Through Instruction Process Through Pipeline (1)Pipeline (1)

Page 36: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Instruction Process Through Instruction Process Through Pipeline (2)Pipeline (2)

Page 37: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Instruction Process Through Instruction Process Through Pipeline (3)Pipeline (3)

Page 38: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Instruction Process Through Instruction Process Through Pipeline (4)Pipeline (4)

Page 39: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Instruction Process Through Instruction Process Through Pipeline (5)Pipeline (5)

Page 40: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Adding ControlAdding Control

Page 41: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Full Pipeline Design with Full Pipeline Design with Control LinesControl Lines

Page 42: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Example: Example: The Pipeline in The Pipeline in ActionAction

Page 43: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-243

Page 44: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-244

Page 45: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-245

Page 46: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-246

Page 47: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-247

Page 48: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-248

Page 49: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-249

Page 50: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-250

Page 51: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-251

Page 52: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-252

Page 53: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-253

Page 54: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Pipeline Processor Operation Pipeline Processor Operation SummarySummary

Page 55: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Problems to be analyzed in the next class

Hazards Data Hazard Control Hazard Solutions

Forwarding Stalls

Problems with Branch

Page 56: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Hazards

Page 57: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Hazards (…cont)

Page 58: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Data Hazard in the Pipeline

Page 59: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Control Hazard in the Pipeline

Page 60: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Forwarding as a Solution to Data Hazards

Page 61: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Forwarding Unit in the Pipeline

Page 62: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Forwarding Unit Operation

Page 63: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Stalls

Page 64: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Result of Stall Approach

Page 65: Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia 2011-2 Departamento de Ing. Electrónica Circuitos Digitales II Universidad.

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Departamento de Ing. Electrónica Circuitos Digitales II Universidad de Antioquia

2011-2

Result of Stall Approach (…cont)