compuertas-logicas
-
Upload
oscar-oliva -
Category
Documents
-
view
39 -
download
1
Transcript of compuertas-logicas
![Page 1: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/1.jpg)
COMPUERTAS LOGICAS
![Page 2: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/2.jpg)
ELECTRONICA DIGITAL
• Ciencia que estudia las señales eléctricas, pero en este caso son señales discretas, es decir, están bien identificadas, razón por la cual a un determinado nivel de tensión se lo llama estado alto (High) o Uno lógico; y a otro, estado bajo (Low) o Cero lógico.
![Page 3: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/3.jpg)
Lógica Positiva
![Page 4: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/4.jpg)
Compuertas Logicas
Cada una de las compuertas lógicas se las representa mediante un Símbolo, y la operación que realiza (Operación lógica) se corresponde con una tabla, llamada Tabla de Verdad.
![Page 5: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/5.jpg)
Compuerta NOT
![Page 6: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/6.jpg)
Compuerta AND
![Page 7: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/7.jpg)
Compuerta OR
![Page 8: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/8.jpg)
Compuerta OR-EX o XOR
![Page 9: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/9.jpg)
Compuertas Lógicas Combinadas.
• Al agregar una compuerta NOT a cada una de las compuertas anteriores, los resultados de sus respectivas tablas de verdad se invierten, y dan origen a tres nuevas compuertas llamadas NAND, NOR y NOR-EX
![Page 10: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/10.jpg)
Compuerta NAND
![Page 11: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/11.jpg)
Compuerta NOR
![Page 12: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/12.jpg)
Compuerta NOR-EX
![Page 13: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/13.jpg)
Buffer's
• Ya la estaba dejando de lado..., no se si viene bien incluirla aquí pero de todos modos es bueno que la conozcas, en realidad no realiza ninguna operación lógica, su finalidad es amplificar un poco la señal (o refrescarla si se puede decir). Como puedes ver en el siguiente gráfico, la señal de salida es la misma que de entrada.
![Page 14: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/14.jpg)
Circuitos Integrados y Circuito de Prueba
![Page 15: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/15.jpg)
Circuitos Integrados y Circuito de Prueba.
• Existen varias familias de Circuitos integrados, pero sólo mencionaré dos, los más comunes, que son los TTL y CMOS:
•Estos Integrados los puedes caracterizar por el número que corresponde a cada familia según su composición. Por ejemplo;
Los TTL se corresponden con la serie 5400, 7400, 74LSXX, 74HCXX, 74HCTXX etc. algunos 3000 y 9000.
Los C-MOS y MOS se corresponde con la serie CD4000, CD4500, MC14000, 54C00 ó 74C00
![Page 16: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/16.jpg)
DIFERENCIAS TTL Y CMOS
• máximo nivel de tensión soportado (CMOS +15V Y TTL +12, EL COMUN DEL TTL ES +5V)
• velocidad de transmisión de datos (TTL mas rapidos que C-MOS, uso computacional)
Tarea : Buscar hoja de datos o datasheet de algun integrado
![Page 17: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/17.jpg)
Circuito integrado 74LS08, un TTL• (Ver dibujo integrado anterior)• Comenzaremos con este integrado para verificar
el comportamiento de las compuertas vistas anteriormente. El representado en el gráfico marca una de las compuertas que será puesta a prueba, para ello utilizaremos un fuente regulada de +5V, un LED una resistencia de 220 ohm, y por supuesto el IC que corresponda y la placa de prueba.
![Page 18: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/18.jpg)
El esquema
![Page 19: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/19.jpg)
El Esquema Ejemplo
• En el esquema está marcada la compuerta, como 1 de 4 disponibles en el Integrado 74LS08, los extremos a y b son las entradas que deberás llevar a un 1 lógico (+5V) ó 0 lógico (GND), el resultado en la salida s de la compuerta se verá reflejado en el LED, LED encendido (1 lógico) y LED apagado (0 lógico), no olvides conectar los terminales de alimentación que en este caso son el pin 7 a GND y el 14 a +5V
![Page 20: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/20.jpg)
![Page 21: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/21.jpg)
Leyes de De Morgan
• En algunos casos no dispones del integrado que necesitas, pero si de otros que podrían producir los mismos resultados que estas buscando por ello utilizamos las leyes de morgan.
• Las señales de entrada como variables y al resultado como una función entre ellas. El símbolo de negación (operador NOT) lo representaré por "~", por ejemplo: a . ~ b significa a AND NOTb
![Page 22: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/22.jpg)
1º Ley:
• El producto lógico negado de varias variables lógicas es igual a la suma lógica de cada una de dichas variables negadas
ECUACION
~ (a.b.c) = ~a + ~b + ~c
(3 variables)
![Page 23: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/23.jpg)
1º Ley: primer miembro ecuacion
![Page 24: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/24.jpg)
1º Ley: segundo miembro ecuacion
![Page 25: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/25.jpg)
2º Ley:
ECUACION
~ (a + b + c) = ~a . ~b . ~c
La suma lógica negada de varias variables lógicas es igual al producto de cada una de dichas variables negadas
![Page 26: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/26.jpg)
2º Ley: PRIMER MIEMBRO ECUACION
![Page 27: compuertas-logicas](https://reader036.fdocuments.ec/reader036/viewer/2022062405/5572110b497959fc0b8e32d2/html5/thumbnails/27.jpg)
2º Ley: SEGUNDO MIEMBRO ECUACION