Clase 22 - Fabricación y Layout CMOS - Transistores e...

Clase 22 - Fabricacion y Layout CMOSTransistores e Inversor CMOS

Universidad de Buenos AiresFacultad de Ingenierıa

66.25 - Dispositivos Semiconductores

Clase 22Ultima actualizacion: 27 de Noviembre de 2014

Lectura recomendada:P. Julian: Introduccion a la Microelectronica, Cap. 7

Preguntas Disparadoras

I ¿Como se fabrica un circuito CMOS?

I ¿Que necesito para fabricar un circuito CMOS?

I ¿Que implica disenar un circuito CMOS a nivel fısico?

Contenido

IntroduccionResena historicaVLSI: Integracion a gran escala

Proceso de fabricacionProduccion de Silicio puroFotolitografıaEtchingOxidacionDopaje

Diseno de CIsDiseno del inversor CMOS

Conclusiones

Evolucion de la electronica I

1873 Se descubre la emision termoionica

1883 Primer patente de un dispositivo electronico: ThomasEdison

1904 Se presenta el primer diodo: Valvula de dos terminales

1906–1907 Se inventa el primer dispositivo amplificador, que luegosera denominado triodo: Valvula de tres terminales

1919–. . . Continua la evolucion de la valvula: tetrodo y pentodo

Evolucion de la electronica II

1925 Primer patente de un transistor FET. Funcionamientoteorico, no se construye prototipo

1947 Se fabrica el primer dispositivo con efecto transistor(Point-Contact Transistor, hecho de germanio).Se acuna el termino transistor por transfer resistor

1948 Se inventa el primer transistor bipolar de juntura (TBJ)

1954 Se fabrica el primer transistor de Silicio

Evolucion de la electronica III

1958 Se fabrica el primer MOSFET en funcionamiento. Seconcibe la idea de circuitos integrados

1959 Se inventa la tecnologıa planar, que permite lafabricacion de CIs

1965–1967 Se patenta la tecnologıa CMOS

‘70 Aparecen las herramientas para Computer-AidedDesign (CAD) y Electronic Design Automation (EDA)

Evolucion de la electronica IV

Tamano (log) [m]

10−7

10−6

10−5

10−4

10−3

10−2

10−1

Minimum Feature Size Actual (22 nm)

¿Que implica la integracion a gran escala?x1


Transistor

¿Que necesito para fabricar un transistor MOS?

P-Bulk

N-Well

p+ p+

Si3N4

SiO2


P-Bulk

N-Well

p+ p+

Si3N4

SiO2

Wafer


P-Bulk

N-Well

p+ p+

Si3N4

SiO2

Difusiones


P-Bulk

N-Well

p+ p+

Si3N4

SiO2

Oxidos


P-Bulk

N-Well

p+ p+

Si3N4

SiO2

Polisilicio


P-Bulk

N-Well

p+ p+

Si3N4

SiO2

Metales


P-Bulk

N-Well

p+ p+

Si3N4

SiO2

Acceso electricoa Si y Poly


I Wafer de Si de mayor pureza posibleI Colocar material y removerlo en forma selectiva

I OxidacionI DeposicionI LitografıaI Remocion (Etching)

I Introduccion de impurezasI DifusionI Implantacion ionica

Produccion de Silicio puro IEl Wafer

Material inicial

Silicio Poli-cristalino

Cristal unico

Wafer

I Material inicial: Arena pura(SiO2).

I Se realiza un proceso dedestilacion y reduccion.

I Polisilicio: No es un cristal,pureza 98%.

I Crecimiento del cristal:Tecnica Czochralski.

I Lingote de Si cristalino demaxima pureza.

I Se da forma a los lingotes(diametro).

I Se cortan los wafers.

Produccion de Silicio puro IIEl Wafer

La tecnica Czochralski

Melting of polysilicon,doping

Introduction of the seed crystal

Beginning ofthe crystalgrowth

Crystal pulling

Formed crystal with a residue of melted silicon

Es necesario producir un cilindro de Silicio de altısima pureza(99.9999%)

Produccion de Silicio puro IIIEl Wafer

Se corta el lingote de Si enrodajas (obleas o wafers)

I Espesor ≈ 1mm

I Diametro ≈ 30− 45 cm

Auemento cuadratico de lasuperficie ⇒ Aumento cuadratico

de la densidad de CIs

Antes de comenzar el proceso de fabricacion de CIs, la oblea debelimpiarse para remover residuos e impurezas

Fotolitografıa

I Es el proceso utilizado para transferir un patron geometrico aun material fotoresistivo (fotoresist). Se logra gracias a lareaccion quımica entre la luz y el material.

I Es necesaria para definir las zonas de la superficie donde seencontraran las difusiones, los contactos, las junturas MOS,etc.

I Es un proceso que se repite en todas las etapas de fabricacion.

Fotolitografıa

Si

I Se tiene un wafer de silicio puro

I Se crece un material “barrera”(oxido)

I Se deposita el fotoresist (lıquido)sobre la oblea y se distribuyehomogneamente

I Se alinea la mascara con respecto ala oblea y se expone a la luz

I El fotoresist cambia su propiedad:se vuelve mas o menos soluble

I Se remueve el fotoresistsensibilizado con una solucionespecial. El material “barrera”queda expuesto

Remocion (Etching)

Si

I Solo una ventana del materialqueda expuesta

I Se expone a un agente quımicocapaz de remover al material“barrera” mas rapido que alfotoresist

Lıquido Remocion HumedaGas Remocion SecaRIE Reactive-Ion Etching:

Ionizacion de plasmay los iones impactanen el materialdesprendiendolo

I El patron se transfiere al oxido

I Se remueve el fotoresist con unsolvente

Remocion (Etching)

Si



Lıquido Remocion Humeda

Gas Remocion SecaRIE Reactive-Ion Etching:




Remocion (Etching)

Si



Lıquido Remocion HumedaGas Remocion Seca

RIE Reactive-Ion Etching:Ionizacion de plasmay los iones impactanen el materialdesprendiendolo



Remocion (Etching)

Si



Lıquido Remocion HumedaGas Remocion SecaRIE Reactive-Ion Etching:




Oxidacion

Cuando el Silicio se expone a un ambiente con oxgeno, se oxidaproduciendo un aislante.Es un proceso altamente dependiente de la temperatura y la presin

Tipos de oxidacion

Seca El Si se expone a oxıgeno puro. Mas lenta y de mejorcalidad.

Humeda El Si se expone a vapor de agua. Mas rapida.

Aplicaciones de la oxidacion

I Formacion del oxido de compuerta. Se utiliza oxidacion seca.

I Aislante y barrera. Se utiliza oxidacion humeda.

DopajeDifusion

Si

Gas

Deposicion

Difusionen todas

direcciones

I Se coloca el wafer en unhorno con alta concentracionde impurezas a altastemperaturas (≈ 900◦C)

I Los atomos dopantes sedepositan en la superficiepor deposicion

I Las impurezas difundenpenetrando al sustrato ygenerando el perfil deimpurezas en el material

DopajeImplantacion ionica

Si

Haz de iones

I Las impurezas sonimplantadas mediante unbombardeo de iones

I La penetracion depende dela masa del ion y de laenergıa (1 keV − 1MeV )

I Es un proceso mas preciso ycontrolable

I Las colisiones producenimperfecciones en el Si⇒ se necesita un procesotermico de “reacomodacion”

Deposicion

Si

I Es un proceso para producirpelıculas delgadas dedistintos materiales:

I PolysilicioI Oxidos (Si3N4)I Metales

I Existen distntos metodospara realizar deposiciones,los mas usuales sonSputtering (deposicionfısica) y Chemical VaporDeposition (CVD).

I Una vez depositados losmateriales, se elimina de laszonas “indeseadas”.

Diseno de CIs I

I El diseno de CIs implica indicar que areas del wafer seranafectadas por cada etapa del proceso de fabricacion.

I Por lo general, se tiene acceso a un proceso de fabricacionestandar, por lo que las etapas de fabricacion no puedenalterarse.

I El producto final del diseno son las mascaras que se utilizaran en la fabricacion.

Diseno de CIs II

Software de diseo de CIs

I Cadence (OrCAD)

I Tanner Tools

I Mentor Graphics

I Synopsys

I LASI (free)

Elementos de diseno

Diseno a nivelde esquematico

Diseno a nivelde Layout

Simulacion(Spice)

Design RuleCheck (DRC)

Layout vs.Schematic (LVS)

Fabricacion

Diseno de CIs III

Layers

I N-Well

I Active

I Difusiones

I Poly

I Metales

I Contactos y vias(interconexiones)

Reglas de diseno

Surgen de la limitaciones delproceso de fabricacion

I Separacion

I Tamano mınimo

I Tamano exacto

I Recubrimiento

Diseno del inversor CMOSSustrato tipo P

VIN

GND VOUT VDD

Diseno del inversor CMOSN-Well

VIN

GND VOUT VDD

Diseno del inversor CMOSActive Layer

VIN

GND VOUT VDD

Diseno del inversor CMOSPoly

VIN

GND VOUT VDD

Diseno del inversor CMOSDifusiones N+

VIN

GND VOUT VDD

Diseno del inversor CMOSDifusiones P+

VIN

GND VOUT VDD

Diseno del inversor CMOSContactos

VIN

GND VOUT VDD

Diseno del inversor CMOSMetales

VIN

GND VOUT VDD

Diseno del inversor CMOSTerminales

VIN

GND VOUT VDD

Conclusiones

I Para disenar CIs es necesario conocer la estructura fısica delos transistores.

I Conocer el proceso de fabricacion ayuda a mejorar los disenosa nivel fsico.

I Gracias a programas academicos, cualquier universidad puedeespecializarse en estos temas.

I El diseno de CIs esta al alcance de “todos”, no solo de las“mejores universidades” del mundo o las grandes empresas.

I Materias para profundizar en estos temas:

86.42 Laboratorio de Sistemas Digitales86.46 Microelectronica86.47 Optoelectronica

86.48/49 Seminario de Diseno de Circuitos Integrados82.05 Fsica del estado solido

Clase 22 - Fabricación y Layout CMOS - Transistores e...

Documents

Transcript of Clase 22 - Fabricación y Layout CMOS - Transistores e...