Clase 02 2013 - arquitectura de microprocesadores
-
Upload
pablo-lopez -
Category
Documents
-
view
219 -
download
0
Transcript of Clase 02 2013 - arquitectura de microprocesadores
![Page 1: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/1.jpg)
ARQUITECTURA DE MICROPROCESADORES
Programación IV - 2013
![Page 2: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/2.jpg)
ARQUITECTURA GENERAL DE UNA COMPUTADORA
![Page 3: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/3.jpg)
Características de un sistema que son visibles por el programador e influyen de manera directa en la forma en la que se ejecuta un programa.
ARQUITECTURA DE MICROPROCESADORES
ARQUITECTURA:
ORGANIZACIÓN:
Es la forma en que las unidades funcionales existentes están conectadas entre sí para realizar una arquitectura.
![Page 4: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/4.jpg)
Existen hoy en día varios tipos de organizaciones, las más conocidas son Harvard y Von Neumann.
TIPOS DE ORGANIZACIÓN DE ARQUITECTURA
ORGANIZACIONES:
![Page 5: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/5.jpg)
Consiste de 5 componentes básicos:
Unidad de memoria. Unidad de Entrada. Unidad de Salida. Unidad aritmético – lógica. Unidad de control.
ARQUITECTURA VON NEUMANN
Se fundamenta en:
• Concepto de programa almacenado.• Programa y datos en la misma memoria.• Los Programas se manejan como datos (dando lugar a la aparición de los compiladores y los sistemas operativos).
![Page 6: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/6.jpg)
ARQUITECTURA VON NEUMANN
![Page 7: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/7.jpg)
ARQUITECTURA VON NEUMAN
![Page 8: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/8.jpg)
Este modelo original ha sido modificado en lo que se llama organización basada en buses, tal y como se muestra a continuación.
ARQUITECTURA VON NEUMANN
![Page 9: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/9.jpg)
Esta organización es muy parecida a la Von Neumann, con la diferencia que existen buses separados para los diferentes elementos del sistema.
ARQUITECTURA HARVARD
![Page 10: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/10.jpg)
ARQUITECTURA HARVARD
![Page 11: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/11.jpg)
En un conjunto de conductores comunes que interconectan componentes en un sistema de computo.
Tipos en una PC De control De datos De direcciones
BUSES
BUSES DE COMUNICACIÓN:
![Page 12: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/12.jpg)
MEMORIA PRINCIPAL En la Memoria Principal o Primaria de la
computadora se encuentran las memorias RAM, ROM y CACHÉ. Hace referencia a la memoria interna que suministra recursos en la ejecución de tareas para el microprocesador de manera directa.
MEMORIA
MEMORIA SECUNDARIA La Memoria Secundaria (también llamada
Periférico de Almacenamiento) está compuesta por todos aquellos dispositivos capaces de almacenar datos en dispositivos que pueden ser internos como el disco duro, o extraíble como los discos flexibles (disquetes), CDs, DVDs, etc.
![Page 13: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/13.jpg)
RAM
ROM
MEMORIA
TIPOS DE MEMORIA:
![Page 14: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/14.jpg)
PROM EPROM
RPROM
MEMORIA
TIPOS DE MEMORIA:
![Page 15: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/15.jpg)
EEPROM
MEMORIA
TIPOS DE MEMORIA:
![Page 16: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/16.jpg)
ARQUITECTURA DE LA FAMILIA X86
![Page 17: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/17.jpg)
TIPOS DE REGISTROS: DE PROPOSITO GENERAL DE PROPOSITO ESPECIFICO
ARQUITECTURA DE LA FAMILIA X86
REGISTROS:
![Page 18: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/18.jpg)
ARQUITECTURA DE LA FAMILIA X86
REGISTROS DE PROPOSITOS MULTIPLES O PROPOSITO GENERAL:
![Page 19: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/19.jpg)
ARQUITECTURA DE LA FAMILIA X86
REGISTROS DE PROPOSITO ESPECIFICO
![Page 20: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/20.jpg)
ARQUITECTURA DE LA FAMILIA X86
REGISTRO DE BANDERAS O DE CONTROL
![Page 21: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/21.jpg)
ARQUITECTURA DE LA FAMILIA X86
![Page 22: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/22.jpg)
PAGINACION, SEGMENTACION Y DIRECCIONAMIENTO EN MEMORIA
![Page 23: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/23.jpg)
ARQUITECTURA BÁSICA
![Page 24: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/24.jpg)
Un
idad
de C
on
trol d
e la
Com
pu
tad
ora
(U
CC
)
![Page 25: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/25.jpg)
Un
idad
de P
rocesos
Ari
tméti
cos (
UPA
)
![Page 26: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/26.jpg)
Unidad de Control de Programa (UCP)
![Page 27: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/27.jpg)
REGISTROS INTERNOS
![Page 28: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/28.jpg)
REGISTROS INTERNOS
![Page 29: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/29.jpg)
REGISTROS INTERNOS
![Page 30: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/30.jpg)
REGISTROS DE ESTADOS (CCR)
![Page 31: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/31.jpg)
UNIDAD DE CONTROL DE INTERRUPCIONES (UCI)
![Page 32: Clase 02 2013 - arquitectura de microprocesadores](https://reader035.fdocuments.ec/reader035/viewer/2022081516/558b0311d8b42abb738b4581/html5/thumbnails/32.jpg)
Gra
cias
por
su a
ten
ción
!!!