Circuitos Logicos Secuenciales Empleando Vhdl en La Programacion Pld
-
Upload
jorge-arturo-triana-salas -
Category
Documents
-
view
220 -
download
0
Transcript of Circuitos Logicos Secuenciales Empleando Vhdl en La Programacion Pld
-
7/23/2019 Circuitos Logicos Secuenciales Empleando Vhdl en La Programacion Pld
1/4
CIRCUITOS LOGICOS SECUENCIALES EMPLEANDO
VHDL EN LA PROGRAMACION PLDS Y FPGAS:
CONCEPTOS Y APLICACIONES
I. INTRODUCCION
En este ensayo co!"en#e"eos a
ayo" ca$a%a# e% !otenc&a% '(e !osee
ca#a (no #e %os #&s!oc&t&)os '(e
!oseen %a ca"acte"&st&ca #e se"
!"o*"aa#os+ %os PLDs y %a ,a&%&a #e
%os FPGAs- !o" e#&o #e (n %en*(a*e
est"(ct("a#o- !o" ao"a nos
concet"a"eos en %os conce!tos y
a!%&cas&ones #e %os c&"c(&tos
sec(enc&a%es en e% %en*(a/e #e VHDL.
A#eas ana%&0a"eos (n !oco as a
,on#o %as cacte"&st&cas #e ca#a (no #e
e%%os- as& coo s(s ca"acte"&st&cas !e"o
ao"a en,oca#o a e% a"te #e
!"o*"aac&on #e VHDL y s( e1cac&a y
%os $ene1c&os !a"a e% (s(a"&o en ,(t("as
a!%&cac&ones en %a )a #&a"&a.
II. DESARROLLO DE
CONOCIMIENTOS
Hoy en #2a nos encont"aos "o#ea#os
#e &n1na#es #e #&s!os&t&)os '(e nos
ay(#an en %a )a #&a"&a- #es#e an#a"
(na ca"ta !o" co""eo- asta cont"o%a" (n
!"oceso #ent"o #e (n a$&ente
s(aente !e%&*"oso- e% o$"e a
"e)o%(c&ona#o %a ,o"a en %a c(a%
&nte"act3a con e% ento"no ac&en#o
!os&$%e '(e (cas ta"eas se "ea%&cen
#e ane"a !"o*"aa#a. Des#e s(
co&en0o e% acto #e !"o*"aa" s&e!"e
a $(sca#o n(e)os o"&0ontes en %a
c(a% s( #esa""o%%o sea ca#a )e0 4s
,4c&% y e1c&ente- ya '(e t&ene '(e &" a%
!aso #e% a)ance tecno%5*&co.
Des#e '(e sa%&5 a %a %(0 %a ,a&%&a #eD&s!os&t&)os %5*&cos !"o*"aa$%es- a
a$o *"an#es ca$&os en %a ,o"a #e
!"o*"aac&5n sa%tan#o as2 a %os PAL-
%os c(a%es #o&na"on !o" (co
t&e!o esa 4"ea- !e"o ao"a %os FPGA
*"ac&as a s(s a""e*%os #e co!(e"tas
!"o*"aa$%es a #a#o a %(0
#&s!os&t&)os &nte*"a#os !a"a
a!%&cac&ones es!ec21cas.
Pe"o ao"a ,a%ta %a !a"te #e %a!"o*"aac&5n- en este caso e% VHDL es
conse"a#o coo (na #e %as
e""a&entas '(e !otenc&a%&0an %os PLD
y FPGA- *"ac&as a% #&se6o y %a
est"(ct("a %5*&ca '(e !osee este
%en*(a/e es 4s e"*on5&co es
as!ecto #e %a !"o*"aac&5n #e %os
#&s!os&t&)os. Veaos ao"a coo
!o#eos ace" este t&!o #e
!"o*"aac&5n e#&ante (n #&se6o
%5*&co sec(enc&a% (t&%&0an#o !o" s(!(esto VHDL.
A. Diseo lgico secuencial
Pa"a co!"en#e" 4s a ca$a%a#
coo ,(nc&ona )eaos e% s&*(&ente
#&a*"aa #e %a 1*("a 7.
Coo !o#eos #e#(c&" !o" %a
&%(st"ac&on(n s&stea sec(enc&a% t&ene
Figura 1 Estructura de un Sistema secuencial
-
7/23/2019 Circuitos Logicos Secuenciales Empleando Vhdl en La Programacion Pld
2/4
(n c&"c(&to co$&nac&ona% y (na
eo"&a enca"*a#a #e a%acena"
&n,o"ac&on #e% s&stea- $as&caente
!(e#e a$e" #e t&!os s&nc"onos - '(e
"e'(&e"en (n !(%so #e "e%o* y e%
as&nc"ono '(e no #e!en#e #e este.
En e% (n#o 1s&co %os co!onentes
'(e t"a$a/an $a/o estos !a"aet"os son
%os %%aa#os FLIP8FLOP '(e t"a$a/an
$a/o e% !"&nc&!&o #e aacena/e #e (n
$&t #e ane"a &n#e1na- %os e%eentos
as conocos son %os SR- 9- T y D.
Ca#a (no #e %os e%eentos y s(
ca"acte"&st&cas- !a"a #a"onos (na ea
)eaos (n e/e!%o en %a 1*("a ;.
A'(2 en %a&t(st"ac&on )eos
coo esta
sec(enc&a#o %a
ent"a#a con
"es!ecto a %a sa%a-
a#eas )eos
coo este #e!en#e
#e %a ent"a#a #e%
"e%o* !a"a '(e
!(e#a a%acena" e%
$&t '(e
"et"oa%&etn"a a %a
sa%a #e% s&stea
ante"&o"- ca$e enc&na" '(e %a
!"o*"aac&on VHDL t"a$a/a &*(a%.
B. Conceptos
En e% #&se6o #e sec(enc&as en VHDL
!o#eos )e" '(e t&ene (na est"ct("a
(n tanto !a"eco a% %en*(a/e #e
!"o*"aac&on en C- a(n'(e es c&e"to'(e t&ene s(s !"o!&as #ec%a"ac&ones y
,(nc&ones- !o#eos #a"nos (na ,o"a
en coo t"a$a/a %a est"(ct("a.
Pa"a e!e0a" (t&%&0a"eos (n conce!to
'(e en C se %%aa centec&a con#&c&ona%
o %a $&en conoca if-else, en VHDL
!o#eos encont"a" (na !a"eca '(e
"ea%&0a %a &sa ca"ate"&st&ca '(e %a ya
enc&ona#a. La #ec%a"ac&on If-
then*else, es (na #e %as as (sa#as
!a"a "ea%&0a" (n #&se6o %o*&co
sec(enc&a%- esta "es!on#e $&en a %osc%a$&os #e% !(%so #e "e%o*- y !o" eso
se &!%eenta $&en en %a !"act&ca.
A#eas #e esta #ec%a"ac&on ta$&en se
!(e#e (sa" e% at"&$(to event !a"a
#e1n&" ca"acte"&st&cas '(e se !(e#en
(n&" a ot"o t&!o #e #atos s& este %o
"e'(&e"e. T"a$a/a #e ta% ,o"a '(e es
(t&% !a"a #esc"&$&" o #a" (n #ato #e (na
se6a% !a"t&c(%a" '(e se #esee *(a"#a".
Ot"as sentenc&as '(e se (t%&0an (coen e% %en*(a/e #e !"o*"aac&on en c
son %os conta#o"es- %os c(a%es t"a$a/an
$a/o e% !"&nc&!&o #e o!e"ac&ones ya sea
#e &nc"eento o #e #ec"eento-
&*(a%nete en VHDL son sentenc&as
(y (t&%&0a#as a %a o"a #e "ea%&0a" (n
#&se6o %o*&co sec(enc&a% !(esto '(e
teneos '(e ace" &nc"eento #e
#atos o (na "esta #e e%%os.
Pa"a )e" coo ,(nc&ona )eaos (naa!%&cac&5n #e% %as sentenc&as en (n
!"o*"aa '(e #esc"&$e (n conta#o" #e
< $&ts en VHDL.
Figura 2 Tabla de verdad
del FLOP-FLOP tipo T
-
7/23/2019 Circuitos Logicos Secuenciales Empleando Vhdl en La Programacion Pld
3/4
Ot"as ,(nc&ones '(e (t&%&0aos en
VHDL son %os "e*&st"os- estos c5#&*os
t&ene %a ,(nc&5n #e ace" %a (t&%&0ac&5n
#e ; o 4s $&ts !o" %o "e*(%a" #e = !a"a
'(e !o#aos !"o*"aa" (n c&"c(&to
sec(enc&a% en a$os #&s!os&t&)os.
Notese coo es '(e e% %en*(a/e VHDL
t&ene s(s !o!&as centec&as es (y
c&&a" '(e e% %en*(a/e conoco- s&
teneos noc&on o #o&naos e%
%en*(a/e en C- nota"eos '(e (t&%0an
(n est"(ct("a s&&%a" y !o" en#e se no
a"a as ,ac&% #e !"o*"a" (n co#&*o
#e "e*&st"o.
Ao"a )aos a "ea%&0a" en (n e/e!%o
,4c&% #e !"o*"aa"- tanto en (n PLD
coo en (n FPGA- a'(2 !o#"eos
o$se")a" c5o es '(e se %%e)a #e %a
eta!a ,2s&ca a (n %en*(a/e !"o*"aa#o-
a(n'(e e% FLIP8FLOP- es (n #&s!os&t&)o
,2s&co- en %a eo"&a #e (n PLD se
!(e#e ace" (n c5#&*o '(e "ea%&ce e%
&so t"a$a/o- a cont&n(ac&5n )e"eos
c5o t"a$a/a este #&s!os&t&)o en VHDL.
Coo !o#eos )e" e% co#&*o !osee
ca"acte"&st&cas s&&%a"es a% C- !"&e"o
&nce"taos %a %&$"e"2a en %a c(a%
t"a$a/a"4 e% !"o*"aa %a #e #e,ecto es
ieee, #es!o(es )eos coo se
#ec%a"an %as )a"&a$%es y se aco!%an %as&stanc&as tanto #e ent"a#a coo #e %a
sa%a #e% "e%o*- #es!(es en %a
sentenc&a if se (t&%&0a e% conta#o" !a"a
1na%&0a" %as o!eac&on #e (n FLIP8FLOP
#e #&s!a"o !o" >anco !os&t&)o.
Coo )&os en este an4%&s&s-
co!"en#&os a%*(nas ca"acte"2st&cas
y conce!tos ,(n#aenta%es #e %a
!"o*"aac&5n con VHDL '(e se !(e#e
(t&%&0a" en %os #&s!os&t&)os PLD y FPGA-
a(n'(e son conce!tos (n tanto
senc&%%os- #e$eos ace" (n es,(e"0o
!o" ana%&0a" y co!"en#e" coo
,(nc&onan estos #&s!os&t&)os y %a %5*&ca
c(an#o !"o*"aaos c&"c(&tos %5*&cos
sec(enc&a%es- ya '(e estos /(nto con
(na %5*&ca co$&nac&ona% y #e sa%a-
es !os&$%e !otenc&a%&0a" s( (so- !e"o
!a"a e%%o ay '(e co!"en#e" $&en e%
,(nc&ona&ento #e %os conce!tos
$4s&cos.
III. CONCLUSION
-
7/23/2019 Circuitos Logicos Secuenciales Empleando Vhdl en La Programacion Pld
4/4
Ao"a e!e0aos a co!"en#e" y a
%%e*a" a %a conc%(s&5n #e %o e1c&ente
'(e es %a !"o*"aac&5n en VHDL-
co!"en#eos a ayo" ca$a%a#
c5o ,(nc&ona %a %5*&ca sec(enc&a%-
!o#eos %%e)a" e% s&stea ,2s&co #eestos a (n c5#&*o- e% c(a% !(e#e se"
*"a$a#o en %a eo"&a #e %os
#&s!os&t&)os '(e estaos ana%&0an#o-
a(n'(e so%o )&os conce!tos $4s&cos-
s( !otenc&a% es ayo" c(an#o sa$eos
a!%&ca" ca#a (no #e estos y %os
co$&naos !a"a !otenc&a%&0a"%os.
A#e4s co!"en#&os 4s e% %en*(a/e
#e !"o*"aac&5n #e% VHDL y s(
co!o"ta&ento- !a"a a'(e%%os '(e
est4n ,a&%&a"&0a#os con ot"os
%en*(a/es- se"4 4s ,4c&% &!%eenta"
%a %5*&ca #e (no #e %os %en*(a/es 4s(t&%&0a#os en %a !"o*"aac&5n !a"a %a
"ea%&0ac&5n #e ta"eas es!ec21cas.