Circuitos Codificadores, Decodificadores, Multiplexores y ...
46
Circuitos Codificadores, Decodificadores, Multiplexores y demultiplexores. Ing. Raul Alberto Rojas Reátegui
Transcript of Circuitos Codificadores, Decodificadores, Multiplexores y ...
Circuitos Codificadores,Decodificadores, Multiplexoresy demultiplexores.
Ing. Raul Alberto Rojas Reátegui
CODIFICADORES
DEFINICIÓN: Circuito combinatorio que cuenta
con un número determinado de entradas (M) y de
salidas (N). Cuya función principal es convertir
información no binaria de las líneas de entrada, en
código binario en la salida
Entradas Salidas
M bits N bits
Entradas Salidas..
M..
.
.N..
TIPOS DE CODIFICADORES:
• Con Prioridad: Versión mejorada del codificador, que asegura que
si se activan dos o mas líneas de entrada, en la salida se activara la
que corresponda a la entrada de mas alto rango.
• Sin Prioridad: Si se activa en la entrada una línea, en la salida se
mostrara un 1 o 0 lógicos según el diseño, correspondiente a la
línea de entrada.
Codificador Decimal-BCD
Digito A3 A2 A1 A0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
0
1
2
3
4
5
6
7
8
9
Decimal-BCD
A0
A1
A2
A3
A0 (LSB)
A1
A2
A3 (MSB)
1
23
4567
8
9
Conversor Octal-Binario
Digito A2 A1 A0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
0
1
2
3
4
5
6
7
Octal-BCD
A0
A1
A2
Conversor MSI 74x148
0 1 2 3 4 5 6 7 EI
74F148
EO 1 2 4 GS
Conversor de 16 a 4 líneas
0 1 2 3 4 5 6 7 EI
74F148
EO 1 2 4 GS
0 1 2 3 4 5 6 7 EI
74F148
EO 1 2 4 GS
A0 A1 A2 A3
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1
0 1 0 0 1 1 1
1 0 1 0
1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 0 1
1 1 0 1
DEFINICIÓN: Un decodificador es un circuito combinacional que
convierte la información binaria de n líneas de entradas a un máximo de
2n líneas únicas de salida. Dicho de otra manera, un decodificador realiza
la función opuesta a la de codificar.
DECODIFICADORES
• TABLA DE LA VERDAD QUE DEFINE ESTE DECODIFICADOR ES:
• FUNCIÓN DEL DECODIFICADOR:
• De esta tabla podemos concluir que:
• EL CIRCUITO IMPLEMENTADO CON PUERTAS LÓGICAS:
• Para la salida O0, será 1 cuando los bits de entrada Eo y E1 son 0. Luego, la expresión booleana que le corresponde es:
• El mismo razonamiento se repite para el resto de salidas, por lo que el circuito del decodificador queda implementado con compuertas NOT y NAND
Decodificadores
E a1 a0Q0 Q1 Q2 Q3
1 - - 0 0 0 0
0 0 0 1 0 0 0
0 0 1 0 1 0 0
0 1 0 0 0 1 0
0 1 1 0 0 0 1
a0 a1 E
Q0
Q1
Q2
Q3
Decodificador MSI 74154
Decodificador 74154
Lógica modular con decodificadores
• Problema:
• Implementar, con dos decodificadores 74154 un decodificador de 5 a 32 bits
A0
A1
A2
A3
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
Q13
Q14
Q15
E1
E0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
74154
A0
A1
A2
A3
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
Q13
Q14
Q15
E1
E0
74154
A0
A1
A2
A3
A4 A4
Decodificador BCD-7 Segmentos
a
b
c
d
e
fg
a0
a1
a2
a3
BCD-7 Segmentos
a
b
c
d
e
f
g
Decodificador BCD-7 Segmentos
a
b
c
d
e
fg
a3 a2 a1 a0 a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
Conversor de MSI 74x48
EI 0 1 2 3 4 5 6 7 EO GS 4 2 1
1 - - - - - - - - 1 1 1 1 1
0 1 1 1 1 1 1 1 1 0 1 1 1 1
0 0 1 1 1 1 1 1 1 1 0 1 1 1
0 - 0 1 1 1 1 1 1 1 0 1 1 0
0 - - 0 1 1 1 1 1 1 0 1 0 1
0 - - - 0 1 1 1 1 1 0 1 0 0
0 - - - - 0 1 1 1 1 0 0 1 1
0 - - - - - 0 1 1 1 0 0 1 0
0 - - - - - - 0 1 1 0 0 0 1
0 - - - - - - - 0 1 0 0 0 0
Multiplexor
• Multiplexor = circuito con “N” entradas, 1 salida y “n” patillas de selección, tal que 2n=N.
• Con la combinación binaria introducida en las patillas de selección (n), elegimos la entrada N que aparecerá en la salida.
Multiplexor de 4 canales
Los multiplexores suelen llevar una señal de habilitación (Strobe) que
controla su funcionamiento (si está inactiva, el multiplexor no deja pasar
ninguna información).
• Multiplexor de 8 canales
Síntesis de funciones con multiplexores
Síntesis con multiplexores• El número de variables que podemos controlar con un multiplexor es el número de
entradas de control + 1
• Si el número de variables es superior al del numero de entradas de control + 1 del multiplexor que disponemos tendremos que hacer un diseño en árbol
• Ejemplo: Una función de 5 variables necesita un multiplexor de 4 de control (4 + 1) ( 24 = 16 entradas).
• Si solo disponemos de multiplexores de 4 entradas ( 2 de control + 1 = solo tres variables), tendremos que hacer un diseño en árbol.
• 1.Dos de las variables de la función se introducen por las entradas de las variables de control del multiplexor.
• 2.Los canales de entrada de datos se utilizan para introducir la tercera variable.
• Primer nivel tres variables, y las dos restantes en el segundo nivel
• Para ello sacamos factor común de las dos variables del vamos a emplear en el segundo nivel
Demultiplexos• Circuito con “1” entradas,
N salida y “n” patillas de selección, tal que 2n=N.
• Con la combinación binaria introducida en las patillas de selección (n), elegimos la salida N en la que aparecerá la entrada.
• Ejemplo: SN74ALS156 con dos demultiplexores de 1 a 4 con direccionamiento común, entradas de habilitación individual y salidas activas por nivel bajo.
Demultiplexores y decodificadores
Multiplexores • 2N canales de entrada, un canal de salida, N bits de control
0
1
2
.
.
.
.
.
2N
1 2 3 . . . . N
MUX
Salida
Multiplexor de 4 entradas de 1 bit S0 S1
I0
I1
I2
I3
Salida
Multiplexor 74157 74158
Implementación de funciones
• Salida=Si ( Ii mi EN )
• Por tanto se puede implementar cualquier función lógica F=Si
(fi mi)
Entrada ‘i’Mintérmino de control
Ejemplo de implementación
0
1
2
3
4
5
6
7
S2 S1 S0
MUX
Salida
0
1
0
0
0
1
1
1
a b c
f(a,b,c)= ab+ac+bc
A B C F
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Implementación funciones de 4 variables
A B C D F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
0
1
2
3
4
5
6
7
S2 S1 S0
MUX
Salida F
A B C D F F
0 0 0 0 00
0 0 0 1 0
0 0 1 0 00
0 0 1 1 0
0 1 0 0 11
0 1 0 1 1
0 1 1 0 11
0 1 1 1 1
1 0 0 0 00
1 0 0 1 0
1 0 1 0 1D
1 0 1 1 0
1 1 0 0 00
1 1 0 1 0
1 1 1 0 1D
1 1 1 1 0
0
1
2
3
4
5
6
7
S2 S1 S0
MUX
Salida
0
0
1
1
0
D
1
D
A B C
F
EjercicioA B C D F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
Implementar la función F a partir de un multiplexor de 4 bits y de la lógica necesaria
Demultiplexores • Un canal de entrada, 2N canales de salida, N bits de control
0
1
2
.
.
.
.
.
2N
1 2 3 . . . . N
DEMUX
Entrada
Demultiplexor de 1 línea a 4 líneas
S0 S1
I0D0
D1
D2
D3
Idéntico que el decodificador de 2 a 4
Demultiplexor utilizando el 74154
A0
A1
A2
A3
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
Q13
Q14
Q15
E1
E0
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
74154
S0
S1
S2
S3
Entrada
0
Demultiplexor utilizando el 74154
A0
A1
A2
A3
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
Q13
Q14
Q15
E1
E0
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
74154S0
S1
S2
S3
Entrada
S4
A0
A1
A2
A3
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
Q13
Q14
Q15
E1
E0
D16
D17
D18
D19
D20
D21
D22
D23
D24
D25
D26
D27
D28
D29
D30
D31
74154S0
S1
S2
S3
Entrada
0
1
2
3
4
5
6
7
S2 S1 S0
MUX
Salida
D0
D1
D2
D3
D4
D5
D6
Transmisión datos
D7
S2..00 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7
SalidaD0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7
74280A
B
C
D S Par
E S Impar
F
G
H
I
0
1
2
3
4
5
6
7
S2 S1 S0
MUX
Salida
S0S1S2
D0
D1
D2
D3
D4
D5
D6
D0
D1
D2
D3
D4
D5
D6
00
Bit de paridadpar
Transmisión datos
0
1
2
3
4
5
6
7
S2 S1 S0
DEMUX
Entrada
REGISTRO 74280
S Impar
Co
mp
rob
ad
or
pari
dad
Par
0
Error
1 si Impar
111
