Circuito logicos combinacionales ver 2

Ing. Santiago Castillejos Álvarez (ver 02) 1

Materia: Circuitos lógicos combinacionales.

Profesor: Santiago Castillejos Alvares

Horario: L M M J V

Salón:

¿Qué es electrónica digital?

La electrónica digital puede definirse como la parte de la electrónica que estudia los

dispositivos, circuitos y sistemas digitales, binarios o lógicos.

A diferencia de la de la electrónica lineal o análoga que puede adoptar una amplia gama

de valores en electrónica digital solo se producen dos estados, 0 ó 1 llamados bajos (0)

y alto (1). Los estados lógicos 1 y 0 se denomina bit (Binary digit), digito binario.

Las compuertas o gates (léase gueits) son los bloques básicos de cualquier circuito

digital. Existen 8 compuertas básicas que son:

A continuación estudiaremos en detalle cada una de ellas.


Compuertas AND de dos entradas

Definición:

Una compuerta AND de dos entradas es un dispositivo lógico que entrega una salida alta

cuando todas sus entradas son altas y una salida baja cuando hay un bajo en cualquiera de sus

entradas.

La expresión 𝑄 = 𝐴 ∙ 𝐵 debe leerse como Q es igual a, A y B, y no como Q es igual a, A

por B

Circuitos integrados con compuertas AND de

dos entradas

Compuertas AND de varias entradas

En general, una compuerta AND de dos o más entradas entrega un nivel alto ó 1, cuando todas

sus entradas están en alto, y un bajo ó 0 lógico cuando por lo menos una de ellas, o todas están

en bajo.


La expresión 𝑄 = 𝐴 ∙ 𝐵 ∙ 𝐶 puede leerse como Q es igual a, A y B y C

La lámpara Q solo enciende cuando todos los interruptores están cerrados y permanece

apagada mientras cualquiera de ellos esté abierto.

Circuitos integrados con compuertas AND de varias entradas.

Ejemplos de circuitos integrados TTL y CMOS que contiene compuertas AND de varias

entradas,

4073, 7411, 74LS11: tres (3) compuertas AND de (3) entradas

4082B, 7421, 74LS21: dos (2) compuertas AND de (4) entradas

Los dispositivos de las series 40 y 74C son de tecnología CMOS y los de la serie 74 y 74LS son

de tecnología TTL

Compuertas OR de dos entradas

Definición:


Una compuerta OR es un dispositivo digital que entrega una salida baja cuando todas sus

todas entradas son bajas, y una salida alta cuando existe por lo menos un alto en cualquiera de

sus entradas o en las dos al mismo tiempo.

Compuerta OR de dos entradas

La expresión 𝑄 = 𝐴 + 𝐵 debe leerse como Q es igual a A ó B y no como Q es igual a, A más

B

Circuito eléctrico equivalente OR

La lámpara solo se apagará cuando ambos interruptores A y B estén abiertos.

Compuertas OR de dos entradas

Compuertas OR de varias entradas


En general, una compuerta OR de dos o más entradas entrega un nivel bajo ó 0 en su salida,

cuando todas sus entradas están en bajo, y un alto ó 1 lógico cuando por lo menos una de ellas,

o todas están en alto.

Circuitos integrados con compuertas OR de varias entradas

Los siguientes son algunos ejemplos de circuitos integrados CMOS que contienen compuertas

OR de varias entradas. Los circuitos integrados mostrados continuación operan con tensiones de

3 a 15 V,

Compuertas NOT o inversores


Una compuerta NOT o inversor es un dispositivo lógico digital con una línea de entrada y una

línea de salida que entrega una salida alta cuando su entrada es baja y una salida baja cuando su

entrada es alta.

Un inversor invierte, niega o complementa el nivel lógico de la señal entrada

La expresión 𝑄 = 𝐴 debe leerse como q es igual a no A ó Q es igual a A negada.

El círculo o burbuja en el símbolo lógico NOT y la barra horizontal en la parte superior de la

letra A de la ecuación lógica, denotan el proceso de inversión realizado por esta compuerta.

No existen inversores de dos o más entradas.

Circuitos integrados con inversores

En la siguiente figura se muestran los diagramas de los pines de los circuitos integrados TTL

7404, 74LS04 y CMOS 74C04 y 4069B

Cada circuito mencionado tiene 6 inversores independientes

Los inversores se utilizan como osciladores, amplificadores de corriente, eliminadores de

rebote, etc.


Circuito típico de aplicación con inversores

Compuertas NAND, NOR, XOR, y XNOR

Una compuerta NAND de dos entradas es un dispositivo lógico que opera en forma exactamente

contraria a una compuerta AND, entregando una salida baja cuando todas sus entradas son altas

mientras exista por lo menos un bajo en cualquiera de ellas.


La expresión 𝑄 = 𝐴 • 𝐵 puede leerse como Q es igual a A y B negado.

Una compuerta NAND es equivalente a una compuerta AND seguida de un inversor

Circuitos integrados con compuertas NAND de dos entradas

En la siguiente figura se muestran los diagramas de pines de los circuitos integrados

7400, 74LS00, 74C00 y 4011B. Los dos primeros son de tecnología TTL y los dos

últimos de tecnología CMOS. Cada uno incluye 4 compuertas NAND de dos entradas

completamente independientes, en una misma cápsula de 14 pines.

(Dibujar figura)

Con respecto a los circuitos integrados TTL 7400 y 74LS00, los chips CMOS 4011 y

74C00 tienen un rango de voltaje de operación más amplio, consumen menos corriente

y poseen una impedancia de entrada más alta, además son más inmunes al ruido, sin

embargo el 7400 y el 74LS00 son mas rápidos. Operan a frecuencias hasta de 100

MHZ.

Compuertas NAND de varias entradas


En general, una compuerta NAND de dos o más entradas entrega un nivel lógico bajo

en su salida cuando todas sus entradas están en alto y un alto cuando por lo menos una

de ellas está en bajo.

La lámpara solo se apaga cuando todos los interruptores están cerrados y permanece

encendida mientras cualquiera de ellos esté abierto-

Circuitos integrados con compuertas NAND de varias entradas

Los dispositivos de las series 74 y 74LS son de tecnología TTL y operan con una

tensión de 5 voltios, los de la serie 40 y 74C son de tecnología CMOS y operan con

tensiones de 3 a 15 voltios.

Los siguientes integrados contienen compuertas NAND de varias entradas.

4012B, 74C20, 7420, 74LS20; contienen 2 compuertas NAND de 3 entradas

4023B, 74C10, 7410, 74LS10; contienen 3 compuertas NAND de 3 entradas

4068B, 74C30, 7430, 74LS30; contiene 1 compuerta NAND de 8 entradas

74LS133; contiene 1 compuerta NAND de 13 entradas

Configuración de pines de algunos de estos chips


Compuertas NOR de dos entradas

Una compuerta NOR es un dispositivo lógico que opera en forma exactamente opuesta

a una compuerta OR, entregando una salida alta cuando sus entradas son bajas y una

salida y una salida baja cuando existe por lo menos un alto en cualquiera de ellas.

Compuerta NOR de dos entradas


La lámpara solo enciende si ambos interruptores están abiertos.

La expresión 𝑄 = 𝐴 + 𝐵 puede leerse como Q es igual a A o B negado.

Circuitos integrados con compuertas NOR de dos entradas

Las siguientes figuras muestran la distribución de pines de los circuitos integrados

CMOS 4001 y de los TTL 7402 y 74LS02

Compuertas NOR de varias entradas

En general, una compuerta NOR de dos o más entradas entrega un nivel lógico alto en

su salida cuando todas sus entradas están en bajo y un bajo cuando por lo menos una de

ellas está en alto.


La lámpara solo se enciende si todos los interruptores están abiertos.

La expresión 𝑄 = 𝐴 + 𝐵 + 𝐶 se lee como Q es igual a, A o B o C negado.

Circuitos integrados con compuertas NOR de varias entradas

Los siguientes son ejemplos de circuitos integrados TTL y CMOS que contienen

compuertas NOR de varias entradas. Los de la serie 40 y 74C son de tecnología CMOS

y los de la serie 74 y 74LS son de tecnología TTL

4000; 2 compuertas NOR de 3 entradas y un inversor

4002; 2 compuertas NOR de 4 entradas

4025B, 7427, 74LS27; 3 compuertas NOR de 3 entradas

4078B; 1 compuerta NOR de 8 entradas

74LS260; 2 compuertas NOR de 5 entradas


Compuertas OR exclusivas o XOR

Una compuerta OR exclusiva o XOR es un dispositivo digital con dos líneas de entrada

y una línea de salida que entrega una salida alta cuando una de sus entradas es baja y la

otra alta y una salida baja cuando sus entradas son ambas alta o ambas bajas.

Esto quiere decir que la compuerta XOR informa con 1 en su salida cuando las dos

entradas tienen estados lógicos diferentes. Esto permite que se utilice como verificador

de desigualdad en comparadores y otros circuitos aritméticos.


Las líneas punteadas significan que los interruptores están acoplados mecánicamente, o

sea que cuando uno se cierra el otro se abre.

Cuando los interruptores A y B están ambos cerrados la lámpara no prende. En cambio,

cuando uno de ellos, por ejemplo el A, está abierto y el otro, B está cerrado, entonces la

lámpara se enciende.

Circuitos integrados con compuertas XOR

En la siguiente figura se muestra el diagrama de pines de los circuitos integrados TTL

7486, 74LS86 y 74LS386 y CMOS 74C86, 4030B, y 4070B.

Compuertas NOR exclusivas o XNOR

Una compuerta NOR exclusiva o XNOR opera en forma exactamente opuesta a la

compuerta XOR, entregando una salida baja cuando una de sus entradas es baja y la otra

alta, y una alta cuando sus entradas son ambas altas o ambas bajas, es decir una

compuerta XNOR indica mediante un 1 lógico en su salida, cuando las dos entradas

tienen el mismo estado.


O también

Cuando los interruptores A y B están ambos cerrados o ambos abiertos, la lámpara se

enciende. En cambio, cuando uno de ellos, por ejemplo el A, está abierto y el otro, B

está cerrado entonces la lámpara no se enciende.

Circuitos integrados con compuerta XNOR

En la siguiente figura muestra la configuración de pines del circuito integrado 4077B.

Este dispositivo CMOS contiene 4 compuertas XNOR independientes en una misma

cápsula tipo DIP pines.


Circuito de aplicación

El circuito permite conectar o desconectar una carga de potencia por contacto de la piel

con dos puntos metálicos “a y b” muy próximos. Utiliza una compuerta NAND 4011B.

La entrada B se puede habilitar para habilitar o inhibir la operación del interruptor.

Sistemas de numeración

El sistema de numeración con el cual estamos más familiarizados, es el sistema decimal

o en base “diez”. Pero este sistema no es único que existe, y tal vez se generalizó porque

los humanos tenemos diez dedos en las manos.

Un interruptor, o está apagados, o está encendido. En los circuitos integrados, hay o

ceros como entradas o salidas.

Se dice que hay un uno (1) cuando no hay voltaje, en un determinado pin del circuito

integrado.

La diferencia entre electrónica digital y electrónica analógica consiste en que en

electrónica digital hay o no hay voltaje, o sea “1” y “0”, y en electrónica analógica hay

variaciones de voltaje.

Sistema binario


El sistema binario se llama también de base 2. Esto significa que solamente tiene dos

dígitos o números que son el 0 y el 1.

En el sistema binario, cualquier número se puede representar utilizando estos dos

dígitos.

El sistema de numeración binario es el lenguaje natural o primario de las computadoras.

Un ejemplo de número binario es “110010 “. En el lenguaje de las computadoras, los

dígitos del sistema binario se llaman comúnmente BITS, y la posición de cada uno

representa una potencia de 2.

Así 1011 equivale a 1x23 + 0x22 + 1x21 + 1x20

= 8 + 0 + 2 + 1

=11 en el sistema decimal

110010 equivale a 1x25 +1x24 +0x23 +0x22 +1x21 +0x20

= 32 + 16 + 0 + 0 + 2 + 0

= 50 en el sistema decimal

Ejemplos

1101…………………..Es un número de 4 Bits

11010101…………………..Es un número de 8 Bits ó 1 byte

1010011001100111…………Es un número de 16 Bits ó 2 bytes

Por su uso muy frecuente se ha generalizado Byte (que se pronuncia bait), para indicar

un número binario de 8 bits. En español se utiliza el “palabra” como un equivalente de

Byte. Es muy importante no confundir Bit con Byte. Entonces un número de 16 bits

equivale a un número de 2 bytes.

Sistema hexadecimal

El sistema hexadecimal fue desarrollado como una herramienta de programación de

computadoras. Supongamos que un programador de computadoras quiere dar a la

máquina una instrucción de 8 bits. Sí utiliza el sistema binario, tendría que teclear una

combinación de 8 bits unos y ceros, y esto es muy largo y tedioso y con gran posibilidad

de error, ahora, imagínese un programa completo compuesto por un conjunto por un de

instrucciones que pueden ser muchas. Si se utiliza el sistema hexadecimal, para el caso

anterior, solamente se deben teclear dos números.

El sistema hexadecimal es en base 16, o sea que tiene 16 dígitos o números que son 0, 1,

2, 3, 4, 5, 6, 7, 8, 9, A, B,C, D, E y F.


Se utilizan las letras desde la A hasta la F para simplificar el sistema ya que así se tiene

un solo dígito.

Por motivo de facilitar el trabajo con los números hexadecimales y binario existe un

código llamado BCD por las inicial de Binary Coded Decimal o sea un número decimal

codificado en binario.

Por medio de este código se puede relacionar fácilmente los números hexadecimales

con los números binarios.

Cada cuatro bits binarios se convierten por medio del código BCD a su equivalente en

hexadecimal y así se trabaja fácilmente con solo dos cifras (del “0” a la “F”).

El código BCD se utiliza de la siguiente manera:

Cada código binario dentro de un número de 4 bits tiene un valor según su posición de

derecha a izquierda así:

8 4 2 1 ---- valor

4º 3º 2º 1º ---- posición

A la derecha posición 1º esta el menor valor y hacia la izquierda el mayor valor.

Luego se suman los valores de acuerdo a su posición de cada bit que sean uno.

Por ejemplo el número binario 0 1 0 1 será la suma de las posiciones 1º y 3º, entonces

será 4+1=5 en el código BCD. Otros ejemplos serían:

Binario BCD

0 0 0 1---- en BCD = 0 + 0 + 0 + 1 Resulta 1

0 1 1 1---- en BCD = 0 + 4 + 2 + 1 Resulta 7

1 0 0 1---- en BCD = 8 + 0 + 0 + 1 Resulta 9

1 0 1 0---- en BCD = 8 + 0 + 2 + 0 Resulta A

1 1 1 1---- en BCD = 8 + 4 + 2 + 1 Resulta F

Para convertir un número binario de 8 bits a hexadecimal se separa el número en grupos

de 4 bits de derecha a izquierda y se reemplaza cada grupo binario por su equivalente

hexadecimal, y en caso contrario, para convertir de hexadecimal a binario, se reemplaza

cada digito hexadecimal por su equivalente en binario. Si tenemos el número binario

0 0 1 1 1 0 1 0 de 8 bits y lo queremos convertir en su equivalente hexadecimal según el

código BCD,

1) Lo separamos en dos grupos de 4 bits que serían 0 0 1 1 y 1 0 1 0

2) El equivalente de cada grupo es respectivamente 3 y A.


Entonces el número hexadecimal es 3A.

Conversión de hexadecimal a binario

Tenemos el número hexadecimal FF, y lo queremos convertir a su equivalente en el

código binario

1) F en hexadecimal es equivalente en binario a 1 1 1 1.

2) Reemplazando cada dígito, tenemos el número 1111,1111

Conversión de decimal a binario

Convertir 7710 (base diez o decimal) a base 2 (o binario)

Acomodando los residuos tenemos el número binario 1 0 0 1 1 0 1

A continuación se muestran algunas equivalencias


Las instrucciones de los microprocesadores vienen en hexadecimal porque, si se

escriben en binario se aumenta la posibilidad de error al capturar datos.

Sistema numérico octal

El sistema octal consta de los números 0, 1, 2, 3, 4, 5, 6 y 7. El número 8 no se escribe,

pero pasa a una posición inmediata superior como 108 así como nosotros hacemos lo

mismo con el sistema decimal, en donde solo contamos hasta el nueve y el siguiente

número es 1010

Ejemplos de conversión octal a decimal:

Convertir 375 octal a decimal

3758 = 3x82 + 7x81 + 5x80

= 192 + 56 + 5

= 25310 (por costumbre solo decimos 253)

Convertir 1127 octal a decimal

11278 = 1x83 + 1x82 + 2x81 + 7x80

= 512 + 64 + 16 + 7

= 59910 (comúnmente solo decimos 599 por estar en decimal).

Ejemplo de conversión decimal a octal

Convertir 375 de octal a decimal

La siguiente figura es una guía para realizar conversiones.


En los siguientes ejemplos ilustrativos a continuación, se muestra el número decimal

232 convirtiéndose a los sistemas numéricos mencionados en la figura anterior.

(a) Convertir: 232 DECIMAL a BINARIO

(b) Convertir: 1 1 1 0 1 0 0 0 BINARIO a DECIMAL

1 1 1 0 1 0 0 0 Binario equivale a

1x27 +1x26 +1x25 +0x24 +1x23 +0x21 +0x21 + 0x20

= 128 + 64 + 32 + 0 + 8 + 0 + 0

Respuesta: = 232 en el sistema decimal

(c) Convertir 232 DECIMAL a OCTAL


(d) Convertir 350 OCTAL a DECIMAL

350 octal equivale a 3x82 +5x81 +0x80

= 192 + 40 + 0


(e) Convertir: 232 DECIMAL a HEXADECIMAL

(f) Convertir: E 8 HEXADECIMAL a DECIMAL

E en BCD corresponde al 14 decimal

8 en BCD corresponde al 8 decimal

E8 hexadecimal equivale a 14x161 +8x160

= 224 + 8

= 232


(g) Convertir 1 1 1 0 1 0 0 0 BINARIO a HEXADECIMAL

(1 1 1 0 1 0 0 02 es igual a 232 decimal)


Separamos en grupos de 4 bits de derecha a izquierda.

1 1 1 0, 1 0 0 0

En decimal será 14 , 8

Ahora en BCD es E , 8

Respuesta: E 8

(h) Convertir E 8 HEXADECIMAL a BINARIO

E en BCD corresponde al 14 decimal

8 en BCD corresponde al 8 decimal

E, 8

En decimal será 14 , 8

Ahora en Binario 1 1 1 0 , 1 0 0 0

Respuesta: 1 1 1 0 1 0 0 02

( i ) Convertir 1 1 1 0 1 0 0 0 BINARIO a OCTAL

(0 1 1 1 0 1 0 0 02 es igual a 232 decimal)

Separamos en grupos de 3 bits de derecha a izquierda.

0 1 1, 1 0 1, 0 0 0

Ahora en BCD es 3 , 5 , 0

Respuesta: 3 5 08

( j ) Convertir 3 5 0 OCTAL a BINARIO

Cada dígito binario 3 , 5 , 0

en BCD es 3 , 5 , 0

en binario es 0 1 1 , 1 0 1 , 0 0 0

Respuesta: 0 1 1 1 0 1 0 0 02

Para convertir de OCTAL a HEXADECIMAL o viceversa se tiene que pasar por

BINARIO.

Operaciones aritméticas

( 1 0 1 1 1+ 1 0 1 1

)2

1 0 0 0 1 0 𝑐𝑜𝑚𝑝𝑟𝑜𝑏𝑎𝑐𝑖ó𝑛 𝑒𝑛 𝑑𝑒𝑐𝑖𝑚𝑎𝑙

23+11 34

( 7 3+6 7

)8

162 𝑐𝑜𝑚𝑝𝑟𝑜𝑏𝑎𝑐𝑖ó𝑛 𝑒𝑛 𝑑𝑒𝑐𝑖𝑚𝑎𝑙

59+55 114

𝑝𝑒𝑟𝑜 11410 = 1628


( 2 𝐴+7 3

)16

9 𝐷 𝑐𝑜𝑚𝑝𝑟𝑜𝑏𝑎𝑐𝑖ó𝑛 𝑒𝑛 𝑑𝑒𝑐𝑖𝑚𝑎𝑙

42+115 157

𝑝𝑒𝑟𝑜 15710 = 9016

( 1 0 1 1− 1 0 1

)2

1 1 0 𝑐𝑜𝑚𝑝𝑟𝑜𝑏𝑎𝑐𝑖ó𝑛 𝑒𝑛 𝑑𝑒𝑐𝑖𝑚𝑎𝑙

1 1− 5 6

( 1 0 1 0− 1 0 1

)2

1 0 1 𝑐𝑜𝑚𝑝𝑟𝑜𝑏𝑎𝑐𝑖ó𝑛 𝑒𝑛 𝑑𝑒𝑐𝑖𝑚𝑎𝑙

1 0− 5 5

( 1 0 0 0 0− 1 1 1

)2

1 0 0 1 𝑐𝑜𝑚𝑝𝑟𝑜𝑏𝑎𝑐𝑖ó𝑛 𝑒𝑛 𝑑𝑒𝑐𝑖𝑚𝑎𝑙

1 6− 7 9

(1 0 1 0 𝑋 1 1

1 0 1 01 0 1 0

)

2

1 1 1 1 0 𝑐𝑜𝑚𝑝𝑟𝑜𝑏𝑎𝑐𝑖ó𝑛 𝑒𝑛 𝑑𝑒𝑐𝑖𝑚𝑎𝑙

1 0 𝑥 3

30 𝑝𝑒𝑟𝑜 3010 = 1 1 1 1 0 2

Tabla de conversión numérica

HEXADECIMAL DECIMAL BINARIO

00 0 0000 0000

01 1 0000 0001

02 2 0000 0010

03 3 0000 0011

04 4 0000 0100

05 5 0000 0101

06 6 0000 0110

07 7 0000 0111

08 8 0000 1000

09 9 0000 1001

0A 10 0000 1010

0B 11 0000 1011

0C 12 0000 1100


0D 13 0000 1101

0E 14 0000 1110

0F 15 0000 1111

10 16 0001 0000

11 17 0001 0001

12 18 0001 0010

---- ---- -------------

---- ---- ---------------

FF 256 1111 1111

(Por motivo de espacio se deja al lector la tarea de completar del decimal 18, al 256)

La importancia de esta tabla es por las instrucciones que se necesitarán en un curso

llamado microprocesadores que normalmente se toma después de circuitos lógicos

secuenciales, por ahora estamos en el curso de circuitos lógicos combinacionales).

Análisis y diseño de circuitos digitales

Diagramas de temporización

Además de las ecuaciones lógicas y las tablas de verdad, otra forma de describir la

operación de un circuito de un circuito digital es utilizando diagramas de tiempo que

nos muestran como se comporta la salida cuando recibe en sus entradas señales que

cambian de un estado a otro con el tiempo.

Ejemplo de un diagrama de temporización de un circuito lógico.


Las señales mostradas son ideales porque se supone que los cambios de “0” a “ 1” o de

“1” a “0” son en un tiempo de cero segundos, pero en realidad hay un retardo de tiempo

que para efectos prácticos pueden ser considerados instantáneos.

Analizaremos los diagramas de tiempo de las 3 compuertas básicas AND, OR, y NOT.

Los demás los estudiaremos en otra lección.

Observe que:

Entre t1 y t2, la entrada A está en bajo y la entrada B está en bajo, en consecuencia, la

salida Y es de nivel bajo.

Entre t2 y t3, la entrada A está en bajo y la entrada B está en alto, en consecuencia, la

salida Y es de nivel bajo.

De t3 a t4, A está en alto y B está en bajo, en consecuencia, la salida Y está en bajo.

De t4 a t5, A está en alto y B está en alto, en consecuencia, la salida Y está en alto.

De t1 a t2, A está en bajo y B está en bajo, en consecuencia, la salida Y está en bajo.

De t2 a t3, A está en bajo y B está en alto, en consecuencia, la salida Y está en alto.

De t3 a t4, A está en alto y B está en bajo, en consecuencia, la salida Y está en alto.

De t4 a t5, A está en alto y B está en alto, en consecuencia, la salida Y está en alto.


Cuando A está en bajo Y está en alto y viceversa.

Algebra Booleana

El algebra booleana es un método para expresar en forma de lenguaje matemático, la

lógica digital.

En algebra booleana, las entradas y salidas de un circuito digital se representan por

letras mayúsculas utilizándose las primeras letras del alfabeto para las entradas y la

últimas para representar sus salidas.

Las variables booleanas se combinan para formar ecuaciones booleanas o llamadas

también ecuaciones lógicas. Una ecuación booleana es una expresión matemática que

sintetiza la función de un circuito digital.

Resumen de ecuaciones lógicas de compuertas lógicas

Los siguientes son algunos ejemplos de ecuaciones booleanas,

P=A

𝑄 = 𝐴 ∙ 𝐵 ∙ 𝐶 ∙ 𝐷 + �� ∙ 𝐴

𝑋 = (𝐴 + 𝐵 + 𝐶) ∙ (𝐴 + 𝐵 + 𝐶) + (𝐴 + �� + 𝐶)

Operaciones básicas y derivadas

El algebra booleana maneja tres operaciones lógicas llamadas AND o producto lógico,

OR o suma lógica y NOT o complemento lógico.


Estas operaciones son realizadas en la práctica por las compuertas AND, OR y NOT. A

continuación las definiremos en detalle.

La operación NOT de una variable A se denota �� y produce una salida que es 0 cuando

A=1, y es 1 cuando A=0

�� = 𝑄

0 = 1

1 = 0

La operación AND de dos variables A y B, se denota y produce una variable de salida

que es 1 cuando A=1 y B=1. La salida será cero (0) mientras cualquiera de las entradas

sea igual a cero (0).

𝐴 ∙ 𝐵 = 𝑄

0 ∙ 0 = 0

0 ∙ 1 = 0

1 ∙ 0 = 0

1 ∙ 1 = 1

La operación AND es extensiva a más dedos variables. Por ejemplo 𝐴 ∙ 𝐵 ∙ 𝐶 sólo es

igual 1 cuando A=1, B=1, y C=1.

La operación OR de dos variables A y B se denota A+B y produce una variable de

salida que es 0 cuando A=0 y B=0, y es 1 mientras cualquiera de las entradas sea igual a

1.

A + B = Q

0 + 0 = 0

0 + 1 = 1

1 + 0 = 1

1 + 1 = 1

La operación OR es extensiva a más de dos variables. Por ejemplo A+B+C sólo es igual

a 0 cuando A=0, B=0 y C=0.

A partir de las tres operaciones básicas mencionadas, se derivan las operaciones NAND,

NOR, XNOR realizadas con las tres básicas.


La operación NAND de A y B es un producto lógico AND seguido de una inversión

NOT. Se denota 𝐴 ∙ 𝐵 y produce una variable de salida que es 1 cuando cualquiera o

ambas A y B sean 0, y es 0 cuando todas las entradas sean igual a 1.

Las operaciones NAND y NOR son extensivas a más de dos variables. Por ejemplo

𝐴 ∙ 𝐵 ∙ 𝐶 , sólo es igual es igual a 0 cuando A=1, B=1 y C=1.

𝐴 ∙ 𝐵 ∙ 𝐶 , sólo es igual a 1 cuando A=0, B=0 y C=0.

La operación XOR (OR exclusiva) de A y B combina las AND, OR y NOT. Se denota

y se define mediante la siguiente ecuación booleana.

= 𝐴�� + ��𝐵

La operación XOR de A y B produce un 1 cuando A es diferente de B y un ó 0 cuando

A es igual a B. La operación XOR se denomina anti coincidencia.

La operación XNOR (NOR exclusiva) de A y B es una operación XOR seguida de una

inversión. Se denota 𝐴 𝐵 y se define mediante la siguiente ecuación booleana,

𝐴 𝐵 = 𝐴 ∙ 𝐵 + �� ∙ ��

La operación A y B produce un 0 cuando A es diferente de B, y un 1 cuando A es igual

a B.

Aunque originalmente sólo están definidas para dos variables, las operaciones XOR y

XNOR se pueden extender a más de dos variables. Por ejemplo 𝐴 𝐵 𝐶 sólo es igual

a 0 cuando A=0, B=0 y C=0 ó cuando A=1, B=1 y C=1.

Deducción de circuitos lógicos a partir de ecuaciones booleanas.

Supóngase que deseamos determinar el circuito lógico de la siguiente ecuación,

𝑄 = �� ∙ (𝐵 + 𝐶)


Para generar el término �� necesitamos un inversor cuya entrada sea A. La salida

podemos ponerla como Q1, entonces,

𝑄1 = ��

Para generar el término B+C necesitamos una compuerta OR, la salida podemos

designarla como Q2, entonces,

Q2= B+C

La ecuación original adoptará la siguiente forma,

𝑄 = 𝑄1 ∙ 𝑄2

Para generar el término 𝑄1 ∙ 𝑄2 necesitamos una compuerta AND cuyas entradas sean

𝑄1 = �� y Q2=A+C

De este modo se obtiene el circuito final mostrado

Como elaborar tablas de verdad

Una tabla de verdad es una forma gráfica de resumir la operación de una compuerta o de

un circuito lógico.

Una tabla de verdad relaciona todas las posibles combinaciones de estados de las

entradas y los correspondientes estados de salida.

Con una entrada son posibles 2 combinaciones (1, 0)

“ dos. “ “ “ 4 “ (00, 01, 10, 11)

“ tres “ “ “ 8 “ (000, 001, 010, 011,…….111)

“ cuatro “ “ “ 4 “ (0000, 0001, 0010, 0011,………111)

En general, si N es el número de entradas de una compuerta o de un circuito lógico, son

posibles 2N combinaciones diferentes de unos y ceros, la tabla de verdad constará de 2N

términos.

Por ejemplo si N=5, 2N=2x2x2x2x2=32, o sea que habrá 32 combinaciones que harán

32 renglones de la tabla de verdad, para 5 entradas A, B, C, D y E.


Ejemplo: suponga que deseamos diseñar un circuito digital de 4 entradas (A, B, C, D) y

una salida (Y) que entregue un nivel alto (1) a la salida sólo cuando tres entradas estén

simultáneamente en alto(1) y un nivel bajo (0) para cualquier otra circunstancia.

Lo primero es determinar el tamaño de la tabla de verdad.

Total de combinaciones = 2N =24=2x2x2x2=16(o sea se elaborará la tabla con 16

renglones (Ver la siguiente figura).

A continuación asignamos una columna para cada entrada y para la salida.

El siguiente paso es especificar todas las posibles combinaciones de entrada (16 en

nuestro caso), para lograrlo, alternamos grupos progresivos de 1’S y 0’S en las columnas

correspondientes a cada entrada, comenzando por la columna de la derecha (D) y

terminando en la dela izquierda (A), (Ver la siguiente figura).

Observe que en la columna D los 0’S 1’S se alternan de uno a uno.

“ “ C “ “ de dos en dos.

“ “ B “ “ de cuatro en cuatro.

“ “ A “ “ ocho en ocho.

El último paso es asignar 1’S ó 0’S dependiendo dela función lógica que cumpla los

requisitos del problema. (Ver la siguiente figura).

En nuestro caso podemos observar que la filas 7, 11, 13 y 14 contienen individualmente

tres unos en sus entradas, por lo tanto de acuerdo al enunciado deben tener un uno en su

respectiva su salida Y. Las demás salidas son ceros.

A las filas que contienen 1’S a su salida (Y) se les llama minitérminos y a las filas que

tienen 0’S maxitérminos.

Desde el punto de vista de diseño, interesan las filas que producen 1’S ó minitérminos

porque los 1’S significan la activación de algo, y permiten deducir la ecuación lógica.


Deducción de ecuaciones booleanas a partir de tablas de verdad

Si deseamos obtener la ecuación lógica del ejemplo anterior generalmente se obtiene a

partir de la tabla verdad

El primer paso es identificar las filas o combinaciones de entrada que producen como

resultado un 1 a la salida (ver figura (a)).

El segundo paso es reemplazar los 0’S por su letra correspondiente pero negada, o sea

con una barra arriba de ella y los 1’S por solamente la letra que le corresponda (ver

figura (b)).

El tercer paso es asignar a la salida de cada fila una expresión booleana equivalente a la

operación AND de las variables de entrada representadas de esta forma (ver figura (c)).

Cada una de esas ecuaciones es un término. Por ejemplo, el minitérmino asociado a la

fila 13 es,

𝑌13 = 𝐴 𝐵 𝐶 𝐷

Para mayor claridad podemos poner por separado las filas 7, 11, 13 y 14.

La ecuación final se obtiene realizando la operación OR de todos los minitérminos. Por

tanto, 𝑌 = 𝑌7 + 𝑌11 + 𝑌13 + 𝑌14

Reemplazando cada minitérmino por su expresión booleana, obtenemos la ecuación

solicitada, o sea:

𝑌 = 𝐴 𝐵 𝐶 𝐷 + 𝐴 �� 𝐶 𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴 𝐵 𝐶 ��

En caso de implementarla, necesitaremos 4 compuertas AND de 4 entradas, 1

compuerta OR de 4 entradas y 4 inversores. En el siguiente circuito se muestra el

arreglo.


Leyes de absorción

(De 16 a 20 no se cumplen en el álgebra común).

Regla 16 𝐴 ∙ (𝐴 + 𝐵) = 𝐴

Regla 17 A+A B = A


Regla 18 𝐴 ∙ (�� + 𝐵) = 𝐴 𝐵

Regla 19 �� + 𝐴 𝐵 = �� + 𝐵

Regla 20 𝐴 + �� B = A+B

Simplificación de ecuaciones booleanas y minimización de circuitos lógicos.

Si ya tenemos la ecuación lógica obtenida de una tabla de verdad como en el ejemplo

anterior del cual el resultado fue la ecuación,

𝑌 = ��𝐵𝐶𝐷 + 𝐴��𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶��


Esta puede simplificarse por las reglas mencionadas para tener un circuito que puede ser

más sencillo y práctico, así que simplificamos:

𝑌 = ��𝐵𝐶𝐷 + 𝐴��𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶��

Por la ley asociativa OR (regla 15)

𝑌 = (𝐴 𝐵𝐶𝐷 + 𝐴��𝐶𝐷) + (𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶𝐷)

Por la ley distributiva AND (regla 12)

𝑌 = 𝐶𝐷(𝐴 𝐵 + 𝐴𝐵) + 𝐴𝐵(𝐶𝐷 + 𝐶𝐷)

Por la ley distributiva (regla 12), observamos que el término ��𝐵 + 𝐴�� corresponde a la

operación OR exclusiva de A y B, y 𝐶𝐷 + 𝐶�� a la OR exclusiva C y D, por tanto,

Para implementar esta función necesitamos dos compuertas OR exclusivas (XOR), 4

compuertas OR de dos entradas.

Ejemplo: simplificar la ecuación lógica booleana correspondiente al circuito lógico

mostrado.


Agrupando término según regla 15 (ley asociativa OR)

𝑄 = (�� ∙ 𝐵 ∙ 𝐶 + 𝐴 ∙ 𝐵. 𝐶) + (𝐴 ∙ �� ∙ 𝐶 + 𝐴 ∙ �� ∙ 𝐶)

Factorizando según regla 12 (ley distributiva AND)

𝑄 = (�� + 𝐴) ∙ (𝐵 ∙ 𝐶) + (𝐴 ∙ ��) ∙ (𝐶 + 𝐶)

De acuerdo a la regla 8 (ley de complemento OR)

Donde �� + 𝐴 = 1 y 𝐶 + 𝐶 = 1

Por tanto 𝑄 = 1 ∙ (𝐵 ∙ 𝐶) = 𝐵 𝐶 ; (𝐴 ∙ ��) ∙ 1 = 𝐴 ��

De acuerdo con la regla 2 (ley AND)

1 ∙ (𝐵 𝐶) = 𝐵 𝐶 ; (𝐴 ∙ ��) ∙ 1 = 𝐴��

Entonces

𝑄 = 𝐵 𝐶 + 𝐴 �� --------------Ecuación simplificada

Implementando esta ecuación tenemos


Comparando los dos circuitos nos damos cuenta que el primero es más costoso, lento y

complejo que el último simplificado.

Mapas de Karnaugh

Un mapa de Karnaugh o mapas K es una tabla de verdad modificada que se utiliza para

simplificar ecuaciones Booleanas.

Un mapa de Karnaugh consiste de una serie de cuadrados, cada uno de los cuales

representa una línea con sus cuadrados nominados por coordenadas correspondientes a

los estados de una tabla de verdad. Un mapa de Karnaugh es otra modalidad para

simplificar.

Formatos para 2, 3 y 4 variables.

Estrategia en mapas de karnaugh

A los cuadrados que contengan unos en su interior y sean vecinos horizontal ó

verticalmente, se les llama adyacentes.

Ejemplos de adyacencia y formación de grupos,


En este punto es conveniente que nos preguntemos porque el mapa de Karnaugh facilita

la simplificación de expresiones booleanas. Responderemos mostrando el siguiente

ejemplo.

Simplificar la siguiente ecuación lógica utilizando reglas del álgebra booleana.

𝐹 = 𝐴𝐵𝐶 + 𝐴𝐵𝐶 + 𝐴��𝐶 + 𝐴��𝐶

Sin simplificar, para implementar esta función se necesita

4 Compuertas AND de 3 entradas

1 Compuerta OR de 4 entradas

2 Compuertas NOT

Ahora, simplificando por reglas tenemos,

𝐹 = 𝐴𝐵𝐶 + 𝐴𝐵𝐶 + 𝐴��𝐶 + 𝐴��𝐶

𝐹 = 𝐴𝐵𝐶 + 𝐴𝐵𝐶 + 𝐴��(𝐶 + 𝐶) Por regla 12


𝐹 = 𝐴𝐵(𝐶 + 𝐶) + 𝐴��(𝐶 + 𝐶)

𝐹 = 𝐴𝐵 ∙ 1 + 𝐴�� ∙ 1 Por la regla 12 𝐶 + 𝐶 = 1

𝐹 = 𝐴(𝐵 + ��)

𝐹 = 𝐴

Esto indica que basta un cable conectado desde A hasta F.

Si simplificamos utilizando mapas de Karnaugh sería así,

El resultado con reglas es el mismo que con mapas Karnaugh.

El inconveniente está en que en los mapas K, con más de 4 variables resulta con

complicaciones geométricas.

Circuitos combinatorios y circuitos secuenciales

Los circuitos digitales se pueden agrupar en dos grandes categorías: combinatorios y

secuenciales. La diferencia entre estos es de cómo el estado de entrada afecta a la salida.

Un circuito combinatorio es de cómo el estado de entrada afecta a la salida.

Un circuito combinatorio tiene varias entradas y salidas. El estado de las salidas

depende exclusivamente de la combinación de estado de las entradas. Para una misma

combinación de entradas, el patrón de 1’S y 0’S reflejado en las salidas es siempre el

mismo.


Un circuito secuencial posee también varias entradas y varias salidas pero utiliza

elementos de memoria, es decir, dispositivos almacenadores de información. Los

elementos de memoria más simples son el latch o cerrojo biestable y el flip-flop o

multivibrador biestables.

Como consecuencia de la existencia de elementos de memoria, el estado de las salidas

de un circuito secuencial depende no solamente del estado actual o presente de las

entradas, sino también de la información previamente almacenada.

Ejemplos de circuitos lógicos secuenciales son: generadores de pulsos, los registros de

almacenamiento, los contadores, las memorias, y los microprocesadores.

Codificadores

Una de las necesidades más frecuentes en electrónica digital es la de convertir una

información no binaria (número, letras, símbolos, etc.) en binaria, es decir en una

compilación de niveles altos y bajos de voltaje equivalentes. El proceso contrario es

realizado por los decodificadores.

Un codificador se caracteriza por poseer un cierto número de líneas de entrada (M) y un

cierto número de líneas (N).


Este circuito ilustra como opera un codificador octal. Posee 8 líneas de entrada (I0-I7) y

tres líneas de salida (Q0-Q3). Las entradas son activas en alto. Los pulsadores están

inicialmente normalmente abiertos (NA) y cada entrada tiene un nivel bajo.

Cuando se cierra un pulsador cualquiera, la entrada correspondiente recibe un nivel alto

(1) y entonces se produce un código de 3 bits de la forma Q0 Q1 Q2.

Por ejemplo, si se cierra el pulsador 6, la entrada I6 recibe un 1 y se activa. En la salida

produce los estados Q2=1, Q1=1 y Q0=0, y esto es el número 6 dado en octal.

El circuito anterior se llama codificador de octal a binario o codificador de 8 a 3 líneas.

En la siguiente figura se muestra el circuito lógico correspondiente al codificador básico

del circuito anterior.

Se requiere que solamente una de las entradas sea alta. Si hay más de una, la salida será

ambigua.

Por ejemplo, si la línea I5 es alta, mientras que las demás son bajas, las salidas Q0 y Q2

de las compuertas C y A serán ambas de nivel alto (1) y la salida Q1 de la compuerta B

será de nivel bajo. El código generado será Q2 Q1 Q0 = 1 0 1 equivalente a la línea 5.

Si se aplica al mismo tiempo un 1 a las líneas I3 e I5, las salidas de las compuertas A, B,

y C serán Q2=1, Q1=1 y Q0=1 que identifica a la línea I7, la cual no ha sido activada.

Para evitar este resultado se han creado los llamados codificadores de prioridad.

Codificador de prioridad

El codificador de prioridad se diseña para asegurar que cuando se activen dos o más

líneas de entrada, el código de salida corresponda al de la entrada de más alto rango.

Así, si se activan simultáneamente I5 e I3, el código de salida será 1 0 1 correspondiente

a I5 y no a I3.

El circuito integrado 4532 (CMOS)


Es un decodificador de prioridad de 8 a 3 líneas que a partir de una tensión de

alimentación de +3V a +18V en los pines 16 (VDD) y 8(GND).

La entrada E1 es una línea de habilitación, cuando,

E1=1, opera como decodificador de prioridad.

E1=0, se inhibe y todas sus salidas se hacen bajas.

Las líneas de entrada van desde D0 a D7 siendo la más baja prioridad D0 y la más alta

D7.

Las líneas de salida son Q2, Q1 Q0.


Las salidas GS (selector de grupo) y E0 son líneas auxiliares para comunicarse con

dispositivos externos.

Cuando una línea de entrada esté activa, entonces GS=1.

Cuando el chip esta habilitado pero todas las entradas están inactivas (en 0) E0=1.

Codificador de decimal a BCD

Son codificadores de prioridad con 10 líneas de entrada y 4 líneas de salida.

Ejemplo: si I2 =1, le corresponde el código binario Q3 Q2 Q1 Q0= 0 0 1 0

Otro ejemplo: si I9 =1, le corresponde el número binario Q3 Q2 Q1 Q0= 1 0 0 1

Uno de los más populares es el 40147 codificador de prioridad con 10 líneas de entrada

y 4 líneas de salida.

Aplicación del 4532 CMOS con conexión en cascada para obtener un codificador de

prioridad de 16 líneas a 4.


Las líneas de entrada son de I0 a I15. La de más alta prioridad corresponde a I15. Las

líneas de salida son QD, QC, QB, y QA.

La entrada EIN es la línea general de habilitación y es activa en alto. Inhibe o permite la

operación del decodificador. La salida Gout es la línea selectora de de grupo y es activa

en alto. Indica si una o más entradas están activas en alto.

Si se aplica un 1 lógico a una o más entradas a las salidas aparece un código de 4 bits

que corresponde a la línea activada de mayor prioridad.

Ejemplo: si se activa la línea I10, o sea I10=1 en las salidas QD, QC, QB, y QA aparece el

código 1010 identificando a I10.

En la siguiente figura se muestra la forma de conectar el circuito integrado 4532 como

decodificador BCD. Cada pulsador representa un número del 0 al 9 y entrega a su salida

QD, QC, QB, y QA el código BCD correspondiente. Si se teclean dos teclas solo exhibe la

tecla la tecla de mayor valor.

Por ejemplo, si se pulsa la tecla # 5 el código de salida es QD QC QB QA= 0101 pero si

se teclean simultáneamente el # 1, # 6, y el # 7 el código mostrado será QD QC QB

QA=0111, correspondiente al # 7.

En la salida GS está conectado un circuito eliminador de rebote. Cuando se pulsa una

tecla, la salida GS se alta y genera un código de salida. El circuito formado por R11,

R12, R13, C1 y el buffer 4050 ocasionan un retardo cada vez que se pulsa una tecla para

evitar el rebote producido por las teclas al ser oprimidas. Esto es común en los circuitos

digitales.

Código de barras

Es un grupo rectangular de líneas paralelas, con números impresos en la parte inferior,

utilizado para identificar productos de todo tipo.


El código de barras se denomina también Código Universal de Productos o UPC

(Universal product Code). Sin importar su complejidad, un UPC está formado por una

sucesión de barras delgadas y gruesas (1,S y 0,S ) que representa un número de trece (13)

cifras.

Las tres primeras cifras identifican el país de origen y las cuatro siguientes al fabricante.

Las cinco cifras restantes son propias de producto y especifican características como,

referencia, peso, talla, precio, etc.

La última cifra se utiliza para efectos de control o lector óptico sobre el código de

barras.

Decodificadores

Un decodificador es un circuito lógico combinatorio que convierte códigos binarios en

información reconocible (letras, números, símbolos, señales de control etc.). En otras

palabras, un decodificador identifica, reconoce o detecta un código particular,

realizando la función contraria a un decodificador.

Existen dos tipos de decodificadores: los lógicos y los controladores de display. Los

primeros activan solamente una de las líneas al dar respuesta al código de entrada. Los

segundos pueden activar más de una línea de salida suministrando códigos especiales

para controlar displays de 7 segmentos y otros dispositivos visualizadores.


Los decodificadores de N a M líneas son circuitos lógicos combinatorios con un cierto

número de de líneas de entrada (N) y un cierto número de líneas de salida (M).

Las salidas pueden ser activas en alto o en bajo.

En el circuito anterior las entradas son I2, I1 e I0 y las salidas Q0, Q1,…….., hasta Q7.

Las salidas son activas en alto

Ejemplo: si el código de entrada es 011 (I2 =0, I1 =1 e I0 =1), se activa en alto

únicamente la salida Q3 y las demás permanecen en bajo.

Un caso particular y muy importante de decodificador de N a M líneas es el

decodificador de BCD a decimal ó de 4 líneas a 10 líneas. Se muestra en la siguiente

figura,

Cuando se aplica en sus entradas un código BCD de 4 bits, se activa únicamente la línea

de salida asociada a ese código. Suponiendo que las salidas son activas en alto.

Ejemplo: se aplica D C B A =1 0 0 0 (#8 en el sistema BCD), solamente la línea Q8 se

hace alta y las demás bajas.


Si se aplica un código invalido como D C B A =1 1 0 0 (#12 en BCD), el decodificador

lo ignora haciendo todas sus salidas bajas.

El decodificador que hemos mencionado es un decodificador de BCD a decimal pero

puede convertirse a un decodificador BCD conectado como octal. Esto se muestra a

continuación.

La entrada D se hace baja conectándola a tierra.

Ejemplo si la entrada es C B A=1 0 0, la salida será alta solo para Q4.

En la práctica pueden hacerse estos circuitos combinatorios con compuertas de pequeña

escala SSI. En la siguiente figura se muestra un decodificador de 3 a 8 líneas con salidas

activas bajas.


Ejemplo: si aplicamos el código de entrada C B A=1 1 0, la única salida activa o baja es

𝑄6 (𝑄6

= 0), mientras las otras permanecen inactivas (en 1’S). La razón es porque todas

las compuertas NAND están recibiendo por lo menos un “0” en sus entradas a

excepción de la compuerta #6.

El circuito integrado 74LS138

Es un decodificador de 3 líneas a 8 líneas con salidas activas en bajo. Además de sus

líneas básicas de entrada y salida el 74LS138 tiene 3 líneas de habilitación adicionales,

las cuales permiten conectar varios 74LS138 en cascada y expandir el rango de

decodificación a 16 líneas o más.

El chip opera con un voltaje de alimentación nominal de +5 voltios, aplicados entre los

pines 16 (Vcc) y 8 (GND).

Las entradas 𝐸1 (pin 4), y 𝐸2

(pin 5) y 𝐸3 (pin 6) son líneas de habilitación. 𝐸1 y 𝐸2

son

activas en bajo, como lo muestra la representación lógica y las barras sobre las letras.


Si 𝐸1 y 𝐸2

y 𝐸3 son activas, es decir 𝐸1 = 0, 𝐸2

= 0 y 𝐸3 = 1, el chip opera

normalmente, y si cualquiera de ellas se desactiva, por ejemplo 𝐸3 = 0, el chip se inhibe

ignorando el código de entrada y todas sus entradas se vuelven altas.

Las líneas de entrada son D2 (pin 3), D1 (pin 2) y D0 (pin 1). De acuerdo a la tabla de

verdad, estas entradas son activas en alto.

Por ejemplo: si se aplica el código de entrada 0 1 1, la línea 𝑄3 se hace baja (0) mientras

las otras permanecen activas.

El circuito integrado 4028B

Es un decodificador de BCD a decimal con salidas activas en alto que responde a

códigos binarios de 4 bits desde 0000 (0) a 1001 (9). Para códigos superiores, las salidas

Q0 a Q7 son siempre bajas.

El 4028B puede utilizarse como decodificador de 3 a 8 líneas (octal), conectando

permanentemente la entrada D (pin 11) a nivel bajo (0) y aplicando el código de entrada

a las líneas C (pin 12), B (pin 13) y A (pin 10). Las salidas Q8 y Q9 quedan en “0”.


Display de 7 segmentos

Son dispositivos destinados a mostrar números y otros caracteres.

Consta de 7 LEDS (diodos emisores de luz) los cuales se iluminan al pasar a través de

ellos de 10 a 40 mA. Los leds están arreglados en forma de número “8” para que al

iluminar a los LEDS estos nos proporcionen los números del “0 al 9”. Cada segmento

del número “8” tiene una asignación que es una letra,

Para visualizar un número cualquiera, por ejemplo el número “5”, deben iluminarse los

segmentos a, f, g, c, y d.


En los displays de ánodo común, sus ánodos están conectados internamente a un punto

común y todos los cátodos están libres, y en el display de cátodo común, están todos los

cátodos unidos a un punto, mientras los ánodos están libres.

Display de cristal líquido

En este display, cada segmento esta hecho de un fluido viscoso y transparente

normalmente, pero cuando se energiza con corriente alterna de baja frecuencia, se

oscurece.

Generalmente este voltaje alterno es una onda cuadrada de 25 Hz a 60 Hz de frecuencia,

aplicado entre pin de acceso (a, b, c, d, e, f, y g) y un pin especial llamado backplane

(léase backplein) como terminal común.


Los LCD no generan luz, sino, simplemente controlan la luz incidente.

A continuación mostramos la estructura interna de un LCD,

En la siguiente figura se muestra la forma de probar un display LCD.

Para que un segmento oscurezca y sea visible, la señal aplicada debe estar defasada con

respecto al segmento.


Si el BP (backplane) es alta (1), el segmento debe ser bajo (0) para que oscurezca el

segmento.

Los interruptores están colocados en la figura para exhibir el número 3.

Aunque para visualizar un display se pueden utilizar interruptores mecánicos, en la

práctica se usan decodificadores de BCD a 7 segmentos.

Decodificadores de BCD a siete segmentos

Es un dispositivo que tiene 4 líneas de entrada (D, C, B y A) y siete líneas de salida (a,

b, c, d, e, f y g) que tiene la finalidad de excitar un display. Acepta en sus entradas D, C,

B, A un código BCD de 4 bits y lo convierte en un código de 7 bits que al excitar un

display visualiza el dígito decimal correspondiente.

Las salidas pueden ser activas en alto o activas en bajo. En un decodificador para ánodo

común, las salidas son activas en bajo y en un uno para cátodo común son activas en

alto. Los decodificadores para LCD entregan trenes de pulsos en fase o fuera de fase.

Circuitos integrados decodificadores de BCD a siete segmentos.

---4055, 4056, 4543: decodificadores de BCD a siete segmentos.

---4511, 7448, 74LS48, 74C48, 8368: decodificador par display de cñatodo común.

---7447, 74LS47, 74LS247, 8374: decodificadores para display de ánodo común.

La función básica de estos integrados es la de codificar, pero pueden tener otras

funciones adicionales a esta función básica.

a) Manejar indistintamente displays de ánodo común, cátodo común y cristal

líquido.

Ejemplos: 4055, 4056, 4543, 74C48 aunque a veces manejan segmentos a través

de transistores. Los TTL no son adecuados para LCD.


b) Memorizar el código de entrada aunque cambie la entrada posteriormente. Estos

se llaman tipo LATCH como el 4056, 4511 y el 4543

c) Generar códigos invalidos para 1010, 1011, 1100, 1101 , 1110, y 1111. Ejemplos:

4055, 4056, 7447, 7448, 8368 y 8374.

Cuando LE=1, se habilita la codificación. Con E=0, se inhibe, pero queda

almacenado el último código BCD selleccionado.

Cuando PH=1, es para display de ánodo común, y si PH=0, será para cátodo común.

Para display LCD debe aplicarse un tren de pulsos a está entrada de 30 Hz a 200 Hz.

Cuando BL (Blanking, pin 7) = 1, no se ilumina segmento alguno.


Es un decodificador para display de ánodo común con salidas de colector abierto

activas en bajo. Las líneas 𝐿𝑇 y 𝐵𝐿 cumplen las mismas funciones que el 4511. Pero

para códigos inválidos nos da,

El circuito integrado 4511

El 4511 es un decodificador para display de cátodo común, es equivalente al

decodificador TTL 7448, excepto que no almacena códigos.


El 4511 es del tipo latch. Esta función de memoria la provee la entrada LE (pin5).

Cuando LE=0, se habilita la decodificación y en las salidas aparece el código de

entrada. Cuando LE=1, la decodificación se inhibe, el chip ignora las entradas BCD

y en las salidas permanece la última entrada o sea el último código escrito.

Con 𝐿𝑇 = 0 se iluminan todos los segmentos (LT---Lamp test), y permite corregir

fallas en los segmentos de un tablero.

Cuando BL (blanking, pin4) = 0 y ningún segmento se ilumina. Normalmente

BL=1. Para códigos inválidos el display permanece en blanco.

Circuitos de aplicación


Multiplexores o selectores de datos

Un multiplexor o selector de datos es un circuito lógico combinatorio con un cierto

número de líneas de entrada (M), un cierto número de líneas de selección (N), y una

línea única de salida (Y), que dirige o enruta una información desde una de las

entradas hasta la salida de acuerdo al código presente en sus en sus líneas de

selección.

Las líneas de entrada de multiplexor se denominan comunmente canales. Hay

multiplexores de 2, 4, 8, 16 y más canales. Con N líneas de selección es posible

manejar o direccionar hasta 𝑀 = 2𝑁 canales, por ejemplo: para N=4, tenemos 𝑀 =

24 = 8 𝑐𝑎𝑛𝑎𝑙𝑒𝑠.

En la figura A), tenemos N=3 o sea 𝑀 = 23 = 8 canales, por ejemplo, si 𝑆2𝑆1𝑆0 =

011 en las líneas de selección, provoca que la entrada D3 aparezca en la salida Y.

La operación de un multiplexor es similar al de interruptor de varias posiciones

denominados comunmente selectores, como los de los multímetros, en la cual el eje

va tomando una posición que corresponde a la función deseada. Ver figura a

continuación,

Multiplexores o selectores de datos,


Multiplexores de dos canales

El integrado 74LS157 es un dispositivo TTL que tiene 16 pines, 4 multiplexores de

dos entradas controladas por una misma línea de selección. Es un integrado MSI que

opera como un interruptor 4PDT (4 polos, 2 posiciones).


Cuando la línea S (pin 1) que es la línea de selección es S = 0, a la salida Y1 se

transfiere el dato presente en la entrada A1, y cuando S = 1 se transfiere el dato B1.

Del mismo modo operan las otras 3 secciones.

Por ejemplo, si se aplica un alto a la entrada A3 y un tren de pulsos a la entrada B3,

La salida Y3 será alta si S = 0, pero si S = 1 en Y3 aparece el tren de pulsos de B3.

Una vez seleccionada A3 ó B3 el estado de la otra es intrascendente.

El 74LS157 posee también una línea general de habilitación ��, activa en bajo. Si

�� = 0 opera pero si �� = 1, todas las salidas se hacen bajas.

Las versiones TTL y CMOS del 74LS174 son los circuitos integrados 74157. Otros

multiplexores de datos de canales son los circuitos integrados 74158, 74LS158,

74LS257, 74LS258, 74LS298, 8234 y 8235.

Son idénticos en su función básica, pero cuentan con funciones secundarias

diferentes por lo que deberá observarlos.

En los libros técnicos de reemplazo se puede encontrar información de otros

multiplexores como son: el 74LS298, 74LS153, 74LS150, 8219, y el 4512B.

Como no es posible cubrir en horas clase toda la información que tenemos, nos

veremos obligados a abreviar, pero de usted depende asimilar.

Generación de funciones lógicas

Una de las aplicaciones más importantes de los multiplexores es como generadores

de funciones lógicas. En la siguiente figura se muestra la forma de implementar

directamente una función de 3 variables a partir de una tabla de verdad utilizando un

multiplexor de 8 entradas.


Las variables de entrada A, B y C, se aplican a las líneas de selección del

multiplexor. Cada entrada D0 a D7 se fija en “0” ó “1”.

La función anterior se puede realizar con un 74LS153 MUX de 4 entradas.

Por ejemplo: si A=0 y B=1, la entrada 𝐷1 = 𝐶, entonces 𝑌 = 𝐶. De este modo,

C=0, en Y tendremos un 1 y si C=1 en Y tenemos un “0”.

Demultiplexores o distribuidores de datos

Un demultiplexor (DEMUX) o distribuidor de datos es un circuito lógico

combinatorio con una línea de entrada (G), un cierto número de líneas de selección

(N), y un cierto número de líneas de líneas de salida (M) o vías que, de acuerdo con

un código aplicado a las líneas de selección, transfiere el dato presente en la entrada

a una de las salidas.


Por ejemplo: si se aplica el código CBA= 0 1 1 (S2 S1 S0) a la línea de selección del

demultiplexor de la figura anterior, en la salida aparecerá el dato (un 0 ó un 1)

presente en la salida G.

Un demultiplexor realiza la función la función contraria de a un multiplexor.

Un demultiplexor se puede también utilizar como decodificador, enviando la línea a

un nivel un alto o bajo según este presente en la entrada de los datos,

Se utilizan las líneas de selección para suministrar los códigos de entrada y la línea

G como entrada de datos. La línea G también se llama línea de habilitación.

La operación de un demultiplexor es análoga a la de un interruptor rotatorio de

varias posiciones.


Los demultiplexores se pueden implementar utilizando compuertas SSI o de

pequeña escala.

Demultiplexor de 4 vías

El circuito integrado 74LS155 es un demultiplexor de 4 vías básico. Posee 4 líneas

de salida, 2 de selección y una entrada.

Por ejemplo: si BA=00, el dato C aparece en la salida Y0.

Si BA=01, el dato C aparece en la salida Y1.


Este dispositivo contiene dos demultiplexores de 1 a 4 líneas en una misma cápsula

de 16 pines. Opera con 5 voltios aplicados al pin 16 (Vcc) y pin 8 (GND). Puede

utilizarse como decodificador de 2 a 4 líneas, como decodificador de 3 a 8 líneas.

Los dos DEMUX comparten las mismas líneas de selección A y B, pero cada uno

tiene sus propias líneas de entrada (C), de habilitación (G) y de salida (Y0, Y1, Y2 y

Y3).

Para el primer DEMUX, el dato colocado en C1 se transmite invertido a la salida.

Por ejemplo si C1=1 y se aplica el código de selección BA=11, en la salida 1Y3

tendremos un “0”, pero en cambio en el segundo DEMUX, el dato en C2 aparece a

la salida sin inversión (Ver tabla funcional).

Las entradas 𝐺1 ó 𝐺2

son activas en bajo, es decir de nivel bajo. Cada DEMUX

desarrolla su lógica normal, pero cuando 𝐺1 ó 𝐺2

son de nivel alto (1), el o los

DEMUX se inhiben y todas sus salidas se hacen bajas (0) ignorando toda

información.

La línea de selección adicional se obtiene conectando C1 y C2, la salida de más alto

orden es Y7 y la de más bajo orden Y0. Salidas activas en bajo.

Nota: C1 se invierte de la entrada a la salida.

El dato de entrada se transmite sin inversión a la salida.


Demultiplexores de 16 vías.

El 74154 es un demultiplexor de 1 a 16, o sea 1 entrada, 16 líneas de salida y líneas

de selección. También cuenta con una línea de habilitación. Opera con 5 volts entre

los pines 24 (Vcc) y 12 (GND).

Las entradas de selección dirigen el dato aplicado en 𝐺1 , sin inversión a una de las

16 líneas de salida siempre y cuando la línea de habilitación 𝐺2 este activa, es decir

en bajo. Las salidas no seleccionadas permanecen en alto. Cuando 𝐺2 = 1, todas no

a alto (1), la operación se inhibe.

Cualquiera de las líneas 𝐺1 ó 𝐺2

puede utilizarse como entrada de datos

manteniendo la otra en bajo.


Se iluminan secuencialmente los leds D1 a D16, e invierte automáticamente el

sentido de encendido de los mismos. La velocidad de la frecuencia se controla

mediante un potenciómetro (R2).

El sistema puede adaptarse al manejo de cargas de potencia, por ejemplo lámparas

incandescentes de 115 volts, utilizando opto acopladores o relés de estado sólido.

El reloj inyecta un tren de pulsos que van de IC1 (555) al IC2 (74191) contador

reversible ascendentes (desde 0000 hasta 1111) y descendente (1111 hasta 0000)

dependiendo de si U/D está en bajo (0) o en alto (1).

El estado de cuenta aparece en QD, QC, QB y QA, que son salidas del 74191 e

ingresan a las entradas de selección del 74154 el cual activa la salida

correspondiente.

Cuando la cuenta llega a 1111 (Y15), la entrada S (SET) del latch recibe un bajo

(0), y la entrada U/D del contador recibe un nivel alto. Los leds se iluminaran en

sentido contrario desde D16 a D1. Cuando la cuenta llega a 0000, la salida Y0 (pin

1) del DEMUX se activa, la entrada del reset del latch (candado) recibe un nivel

bajo y la entrada U/D del contador recibe un nivel bajo. Si el reloj se calibra para

que emita pulsos, por ejemplo a1 Hz, se encenderá un led cada segundo.

Circuito logicos combinacionales ver 2

Technology

Transcript of Circuito logicos combinacionales ver 2