Centro Nacional de Investigación y Desarrollo Tecnológico

“ESTUDIO DE SISTEMAS FOTOVOLTAICOS DE ALTA CONFIABILIDAD”

T E S I S QUE PARA OBTENER EL GRADO DE DOCTOR EN CIENCIAS EN INGENIERÍA ELECTRÓNICA P R E S E N T A MC FREDDY IGNACIO CHAN PUC

DIRECTOR DE TESIS

DR. JORGE HUGO CALLEJA GJUMLICH

COMITÉ DE REVISIÓN

DR. JAIME EUGENIO ARAU ROFIEL CENIDET

DR. LUIS GERARDO VELA VALDÉS CENIDET

DR. CARLOS DANIEL GARCÍA BELTRAN CENIDET

DR. SERGIO ALEJANDRO HORTA MEJIA ITESM

DR. JOSE MARIO PACAS UNIV. DE SIEGEN

Cuernavaca Morelos 31 de Octubre de 2008

AAGGRRAADDEECCIIMMIIEENNTTOOSS

Al Dr. Hugo Calleja, asesor y amigo, por su tiempo y dedicación con cuyo trabajo conjunto fue posible la realización de esta meta.

A los miembros del comité de revisión de este trabajo de tesis por sus comentarios y sugerencias, pero sobre todo por su escepticismo y críticas: Dr. Jaime Arau, Dr. Gerardo Vela, Dr. Carlos Daniel García, Dr. Sergio Horta, Dr. Mario Pacas

A mis compañeros del doctorado por hacerme más amena la estancia en Cuernavaca: Leo, Botas, Jalapo, Chivo, Marving, Efrén, Robert, Vic, Armando, Rene, Ernesto, Alex, Yris.

A la Universidad de Quintana Roo y al PROMEP por los apoyos económicos otorgados para la realización de los estudio de doctorado.

Al Fondo mixto de fomento a la investigación científica y tecnológica Conacyt-gobierno del estado de Guanajuato el apoyo proporcionado para la realización del proyecto.

Al cenidet por todo el apoyo otorgado durante la realización de los estudios doctorales.

DDeeddiiccaattoorriiaa

A Dios por la fortaleza otorgada

A mis padres por su fe en mí

A mi esposa Ángela por su apoyo incondicional

A mis hijos Ahkin, Zazilbe e Itzam por su

motivación

A todos mis amigos y familiares por su confianza

i

TTAABBLLAA DDEE CCOONNTTEENNIIDDOO

Lista de Figuras iii Lista de Tablas iv Simbología v PROLOGO vii CAPITULO 1.- Introducción a la problemática de confiabilidad en inversores de aplicaciones fotovoltaicas 1.1 Introducción al capítulo 1 1.2 Fallas en sistemas fotovoltaicos 2 1.3 Métodos de estimación de la confiabilidad 5 1.3.1 Métodos de predicción

1.3.2 Métodos cualitativos 1.3.3 Métodos cuantitativos 1.3.4 Métodos analíticos 1.3.5 Comentarios a los métodos de estimación

5 5 6 6 7

1.4 Confiabilidad en las etapas de potencia para SFV 7 1.4.1 Enfoques en el diseño de las etapas de potencia

1.4.2 Una etapa de conversión-un módulo 1.4.3 Múltiples etapas de conversión – un módulo 1.4.4 Una etapa de conversión – múltiples módulos 1.4.5 Múltiples etapas de conversión – múltiples módulos 1.4.6 Redundancia 1.4.7 Selección de componentes 1.4.8 Comentarios a la confiabilidad en las etapas de potencia.

7 7 8

10 12 14 16 16

1.5 Propuesta de trabajo 18 1.6 Bibliografía del capítulo 19 CAPITULO 2.- Conceptos básicos de confiabilidad 2.1 Introducción al capítulo 23 2.2 Confiabilidad 24 2.3 La tasa de fallo 24 2.3.1 Región I- Fallas de vida temprana.

2.3.2 Región II- Fallas aleatorias en la vida útil. 2.3.3 Región III- Fallas por desgaste.

26 26 26

2.4 Relación entre la tasa de fallo y la confiabilidad 26 2.5 Tiempo medio de fallas (MTBF) 29 2.6 Ajuste de la tasa de fallo λ 30 2.7 Modelos de sistemas 32 2.7.1 Sistema serie

2.7.2 Sistema paralelo 32 33

2.8 Bibliografía del capítulo 36

ii

CAPITULO 3.- Estimación de la confiabilidad en convertidores de potencia: el

estándar militar MIL-HDBK 217F 3.1 Introducción al capítulo 37 3.2 Procedimiento para el cálculo de la confiabilidad 38 3.2.1 Estimación de la confiabilidad

3.2.2 Los factores de ajuste 38 39

3.3 Métodos para modelar la temperatura en los componentes. 43 3.3.1 Temperatura ambiente + incremento de temperatura estándar

3.3.2 Temperatura ambiente + incremento de temperatura real 3.3.3 Temperatura ambiente + resistencia térmica *Pd 3.3.4 Temperatura de encapsulado + Resistencia térmica *Pd 3.3.5 Temperatura ambiente + ∆T * Stress 3.3.6 Estimación de THS en un capacitor 3.3.7 Estimación de THS en un inductor 3.3.8 Comentarios a los métodos para modelar la temperatura en los componentes.

43 44 44 45 46 46 47

3.4 Estimación de confiabilidad en convertidores de potencia: Ejemplo 48 3.4.1 Estimación de la tasa de fallo del capacitor

3.4.2 Estimación de la tasa de fallo del transistor 3.4.3 Estimación de la tasa de fallo del diodo 3.4.4 Estimación de la tasa de fallo del inductor

50 51 53 54

3.5 Distribución de la tasa de fallo en el sistema de dos etapas 55 3.5.1 Comentarios a los resultados obtenidos en el ejemplo 59 3.6 Bibliografía del capítulo 60

CAPÍTULO 4.- Metodología para optimizar la confiabilidad de inversores en

aplicaciones fotovoltaicas 4.1 Introducción al capítulo 61 4.2 Descripción de la Metodología 62 4.3 Diseño de Experimentos 64 4.4 Ejemplo de diseño 70 4.4.1 Derating y manejo térmico

4.4.2 Optimización del MTBF 4.4.3 Comentarios a la metodología de optimización del MTBF

80 84 87

4.5 Bibliografía del capítulo 88 Conclusiones 89 Trabajos futuros 92 Anexos 94 Bibliografía de anexos 99

iii

LISTA DE FIGURAS

Fig. 1.1 Fallas por componentes reportados para el programa “1000 Roofs” en Alemania

Fig. 1.2 Fallas por componentes reportados para el programa “residencial” en Japón

Fig. 1.3 Fallas por componentes reportados para el programa “Sonne in der Schule” en Alemania

Fig. 1.4 Diagrama a bloques de una etapa de conversión interconectado con un módulo

Fig. 1.5 Diagrama a bloques de múltiples etapas de conversión interconectadas a un módulo

Fig. 1.6 Módulos CA conectados en forma modular.

Fig. 1.7 Diagrama a bloques de una etapa integrada

Fig. 1.8 Diagrama a bloques de un Inversor centralizado

Fig. 1.9 Inversor string

Fig. 1.10 Inversores multinivel

Fig. 1.11 Diagrama a bloques de un sistema de múltiples etapas sin segmentación de módulos

Fig. 1.12 Diagramas a bloques de un sistema de múltiples etapas con segmentación de módulos.

Fig. 1.13 Redundancia de convertidores CD-CD

Fig. 1.14 Redundancia del inversor.

Fig. 2.1 Curva típica de riesgo

Fig. 2.2 Sistema serie

Fig. 2.3 Sistema paralelo

Fig. 2.4 Ganancia del MTBF en base al número de etapas interconectadas en paralelo

Fig. 3.1 Esquemas de dos etapas: convertidor boost interleaved + inversor buck

Fig. 3.2. Procedimiento para el cálculo del MTBF

Fig. 3.3 Distribución de la tasa de fallo global en un sistema de dos etapas

Fig. 3.4 Valores de la tasa de falla correspondientes a cada elemento en el sistema de dos etapas

Fig. 3.5 Variación de la tasa de fallo de cada etapa que conforman el sistema

Fig. 3.6 Comportamiento del MTBF y la tasa de fallo ante las variaciones de la temperatura

Fig. 3.7 Estimación de la confiabilidad de cada etapa ante variaciones del tiempo de operación

Fig. 4.1. Diagrama de flujo para un diseño confiable

Fig. 4.2 Inversor elevador

Fig. 4.3 Diagrama de Ishikawa

Fig. 4.4 Contribuciones a la tasa de fallo

Fig. 4.5 Distribución de pérdidas en cada transistor

Fig. 4.6 Tasa de fallo vs esfuerzos en corriente del transistor

Fig. 4.7 Tasa de fallo vs πQ del transistor

Fig. 4.8 MTBF vs Resistencia térmica θsa

Fig. 4.9 MTBF vs Temperatura

iv

LISTA DE TABLAS.

TABLA 3.1 FACTORES DE ESFUERZO PARA INDUCTORES, TRANSISTORES Y CAPACITORES

TABLA 3.2 FACTORES DE ESFUERZO TÉRMICOS

TABLA 3.3 FACTOR DE CALIDAD EN EL ENCAPSULADODEL TRANSISTOR πQ

TABLA 3.4 FACTOR DEL MEDIO DE OPERACIÓN πE

TABLA 3.5 FACTOR DE APLICACIÓN πA

TABLA 3.6 TIPOS Y VALORES DE LOS COMPONENTES PARA TOPOLOGÍA DEL EJEMPLO

TABLA 3.7 FACTORES DE AJUSTE PARA EL CAPACITOR

TABLA 3.8 FACTORES DE AJUSTE PARA LOS TRANSISTORES T1,T2

TABLA 3.9 FACTORES DE AJUSTE PARA LOS TRANSISTORES TA-TD

TABLA 3.10 FACTORES DE AJUSTE PARA EL DIODO

TABLA 3.11 FACTORES DE AJUSTE PARA EL INDUCTOR

TABLA 4.1 PARAMETROS Y SUS RESPECTIVOS NIVELES

TABLA 4.2 MATRIZ DE DISEÑO ORTOGONAL CON RESULTADOS DEL MTBF

TABLA 4.3 INTERACCIONES Y PROMEDIOS DE LOS VALORES MAXIMOS Y MINIMOS

TABLA 4.4 TABLA DE CUANTILES DE LA DISTRIBUCIÓN F

TABLA 4.5 RESULTADOS DEL ANALISIS DE VARIANZA

TABLA 4.6 OPTIMIZACIÓN DEL MTBF

SIMBOLOGÍA

Símbolo Significado α Nivel de significación(confianza) β Constante en la distribución de Weibull ∆T Diferencial de temperatura ε Error acumulativo λ Tasa de fallo λb Tasa de fallo base λC Tasa de fallo ajustada π Factor de ajuste del modelo de Eyring πA Factor de aplicación πC Factor de capacitancia

v

πCX Factor de complejidad πE Factor ambiental πQ Factor de calidad del encapsulado πR Factor del rango de potencia πS Factor de esfuerzo en voltaje del diodo πT Factor de esfuerzo en temperatura πV Factor de esfuerzo en voltaje del capacitor θcs Resistencia térmica encapsulado-disipador θja Resistencia térmica unión-ambiente θjc Resistencia térmica unión-encapsulado θsa Resistencia térmica disipador-ambiente AIC Airborne inhabit cargo AIF Airborne inhabit fighter ARW Airborne rotary winged AUC Airborne uninhab cargo AUF Airborne uninhab fighter c Número de fallas C Capacitancia CA Corriente alterna CD Corriente directa CISS Capacitancia de compuerta CL Cannon launch DF Grados de libertad DOE Design of experiments ESS Environmental stress screening F(t) Falibilidad f(t) Densidad de probabilidad Fp(t) Falibilidad de un sistema paralelo Fpar Falibilidad de un sistema serie fs Frecuencia de conmutación GB Ground benign GF Ground fixed GM Ground mobile HALT Highly accelerated life testing HASS Highly accelerated stress screening HAST Highly accelerated stress testing ID Valor de la corriente directa del transistor IEA International energy agency IF Valor de la corriente directa del diodo IGBT Isolated Gate Bipolar Transistor int Interacción(es) Irms Valor rms de la corriente Inom Valor nominal de la corriente L Inductor MF Missile flight ML Missile launch

vi

MOSFET Metal Oxide Semiconductor Field Effect Transistor MS Cuadrado medio MTBF Mean time between failures MTBFp MTBF de un sistema paralelo MTBFs MTBF de un sistema serie n Número de parámetros nC Número de combinaciones NS Naval sheltered NU Naval un-sheltered par Parámetro de diseño Pcond Pérdidas por conducción Pd Potencia disipada en un componente PMP Punto de máxima potencia Po Potencia de salida Psw Pérdidas por conmutación PWM Pulse-width modulated Pxc Pérdidas en compuerta R(t) Confiabilidad RAC Reliability analysis center RDS(on) Resistencia drenaje fuente (encendido) Rp(t) Confiabilidad de un sistema paralelo Rs(t) Confiabilidad de un sistema serie S Esfuerzo en voltaje SF Space flight SPWM Sinusoidal pulse-width modulated SS Suma de cuadrados t Tiempo T Tiempo total de operación Ta Temperatura ambiente Tc Temperatura de encapsulado THS Temperatura de “hot-spot” Tj Temperatura de unión Vca Voltaje de la red Vcmax Voltaje máximo del capacitor VDS Voltaje drenaje fuente VF Voltaje directo del diodo Vin Voltaje de entrada VR Voltaje inverso del diodo Z(t) Tasa de fallo instantánea

vii

PPRROOLLOOGGOO

La energía, en cualquiera de sus formas, es parte de la problemática actual en el mundo. Los

países con gran desarrollo tecnológico y económico usan grandes cantidades de energía, llegando

a utilizar cientos de veces el consumo que hay en los países pobres o en vías de desarrollo. Por

ejemplo, sólo en los EUA se consume el 25% de la energía generada en el mundo.

Los hidrocarburos seguirán siendo la base de la producción de energía en el mundo durante

varias décadas más y tendrán un papel central en la industria energética durante todo el siglo

XXI. Sin embargo, se esperan problemas por el lado de la oferta del petróleo, ya que se agotarán

las reservas mundiales de petróleo convencional1

C. J. Campbell, célebre autor del libro The Coming Oil Crisis (1997), plantea la hipótesis de

que el máximo nivel de la producción mundial del petróleo convencional se alcanzará hacia fines

de esta década. Después habrá una declinación continua de la producción. Más allá del año 2050

habrá poco petróleo convencional por explotar en el mundo. Un análisis de la consultoría

Douglas-Westwood Ltd (2002) confirma esta hipótesis. Señala que el mundo está reduciendo sus

reservas de petróleo convencional a una tasa sin precedentes. La oferta del petróleo estará

limitada por la capacidad global de producción antes del 2010, aun cuando no haya crecimiento

por la demanda. El petróleo dejará de ser abundante permanentemente y habrá un desequilibrio

entre la oferta y la demanda que se corregirá a un costo. Ese costo será la duplicación o

triplicación del precio del petróleo que ocurrirá mas pronto de lo que se espera.

Hacia el futuro, todos los analistas, incluida la Agencia Internacional de Energía (AIE) prevén

que continuará la volatilidad en el precio del petróleo, sobre todo cuando el petróleo

convencional empiece a agotarse y sea sustituido por petróleo no convencional2. En ese momento

las fuentes alternas de energía empezarán a jugar un papel importante (se vuelven

económicamente atractivas), lo cual podría suceder alrededor del año 2020 o quizás antes.

1 Petróleo liquido que se puede extraer a costos económicamente rentables. 2 Aceite esquistoso, aceite sintético obtenido de arenas bituminosas.

viii

En el contexto de la ecología global, el consumo masivo del petróleo y otros combustibles

fósiles entraña una variable imprevisible: el cambio climático global. De llegarse a demostrar en

forma contundente que la quema de los combustibles fósiles está dañando el planeta y

modificando el clima global en forma grave e irreversible, se podrían acelerar los esfuerzos para

cambiar a otras fuentes de energía limpia.

La necesidad de obtener energía de una manera eficiente y ecológicamente amigable impulsa el

desarrollo de las fuentes no convencionales, como alternativa a la utilización de combustibles

fósiles. Dentro de éstas, las tecnologías dominantes en la actualidad son la que se basan en

generadores eólicos y en las celdas fotovoltaicas.En México, el debate energético se encuentra en

su momento cumbre, y los especialistas sugieren de manera enfática el desarrollo e

implementación de las fuentes alternas de energías.

Dentro de este contexto: energético, económico, político-social y ambiental, este trabajo

pretende contribuir a la mejora de los sistemas fotovoltaicos (SFV) interconectados a la red,

teniendo como objetivo principal, aportar una metodología que optimice el tiempo de vida útil de

los inversores en aplicaciones fotovoltaicas.

En el primer capítulo se plantea la problemática actual de la confiabilidad en inversores de

aplicaciones fotovoltaicas. Basándose en diversos estudios realizados en sistemas instalados

alrededor del mundo, y en una extensa revisión del estado del arte, se establece la hipótesis

principal de este trabajo de investigación.

En el segundo capítulo se presentan los conceptos básicos de confiabilidad, que servirán de

referencia en los siguientes capítulos, ya que se hará un uso extenso de esa terminología.

En el capítulo 3 se presenta una de las metodologías para la estimación de la confiabilidad en

sistemas electrónicos: el MIL-HDBK 217F, se ejemplifica este procedimiento con una topología

inversora de dos etapas.

Finalmente, el capítulo 4, parte fundamental de este trabajo, se presenta la metodología de

optimización de la confiabilidad de inversores en aplicaciones fotovoltaicas. Se describen cada

uno de los pasos que conforma la metodología (basada principalmente en el diseño de

experimentos DOE y el modelo de Eyring).

Capítulo 1

1

CCAAPPÍÍTTUULLOO 11

IInnttrroodduucccciióónn aa llaa pprroobblleemmááttiiccaa ddee

ccoonnffiiaabbiilliiddaadd eenn iinnvveerrssoorreess ddee aapplliiccaacciioonneess ffoottoovvoollttaaiiccaass

1.1 Introducción al capítulo

Basándose en la revisión del estado del arte, en este capítulo se describe la problemática que

enfrenta actualmente la confiabilidad de los sistemas fotovoltaicos. Se presentan también la

clasificación de los sistemas, los diversos métodos para la estimación de la confiabilidad, y las

propuestas que, históricamente, se han empleado para mejorarla.

Capítulo 1

2

1.2 Fallas en sistemas fotovoltaicos

La necesidad de obtener energía de una manera eficiente y ecológicamente amigable impulsa el

desarrollo de las fuentes no convencionales, como alternativa a la utilización de combustibles

fósiles. Dentro de éstas, las tecnologías dominantes en la actualidad son la que se basan en

generadores eólicos y en las celdas fotovoltaicas. Se estima que los sistemas con mayor demanda

en un futuro inmediato son los interconectados a red, con potencias entre 1 kW y 5 kW.

En los últimos años, diversos grupos de investigación y organismos internacionales han

enfocado sus esfuerzos hacia la comprensión y resolución de la problemática asociada con la

confiabilidad de los sistemas fotovoltaicos. Basándose en amplios estudios con una enorme

cantidad de sistemas instalados alrededor del mundo [1]-[5], estos grupos de trabajo han

encontrado que la limitante en la vida útil se debe principalmente al inversor, cuyo tiempo

promedio a la primera falla es de alrededor de cinco años.

Éste es un periodo de tiempo inaceptable, porque otros componentes del sistema fotovoltaico

se diseñan para operar por periodos de tiempo mucho más largos (p.e. los módulos fotovoltaicos)

[6]-[8]. Por ello, los esfuerzos se están enfocando a lograr tiempos de falla en los inversores de al

menos 10 años [9]-[12]. Las experiencias con sistemas fotovoltaicos son, en su mayoría,

anecdóticas. Solo en unos cuantos casos se dispone de los datos estadísticamente importantes.

Entre ellos se encuentran algunos proyectos fotovoltaicos de Alemania y Japón [5].

En las figuras 1.1 y 1.2 se muestran los resultados reportados en estos programas. Se presentan

los tipos de falla y la frecuencia de falla por cada 100 sistemas. La tasa de fallo decrece

aproximadamente un 5.5 % por año en el programa alemán (Fig. 1.1) y un 4% en Japón (Fig.

1.2).

Capítulo 1

3

Fig. 1.1 Fallas por componentes reportados para el programa “1000 Roofs” en Alemania

Fig. 1.2 Fallas por componentes reportados para el programa “residencial” en Japón

La información que proporcionan los propietarios no siempre distingue entre un mal

funcionamiento temporal (el cual se restablece automáticamente), una falla propia del equipo

(p.e. un defecto que requiera reparación), o una falla en el inversor debida a condiciones

irregulares en la red. La Fig. 1.3 incluye todos esos efectos para el programa alemán “Sonne in

der Schule”.

Capítulo 1

4

Independientemente de si se trató de una falla catastrófica, o de un mal funcionamiento

temporal, en todos los reportes el inversor fue el componente más problemático, y contribuyó con

cerca del 66% de los problemas reportados. En contraposición, en las figuras se puede observar

que los módulos resultan ser los más confiables de todos los componentes que conforman el

sistema fotovoltaico

Las gráficas también muestran que se tienen tasas de fallo significativamente menores

conforme avanza el tiempo. Este comportamiento es el resultado de la madurez de la tecnología.

Los inversores se benefician de los avances en la industria de semiconductores, los componentes

son cada vez más confiables y los instaladores de sistemas tienen una mayor experiencia práctica.

Sobre todo, el enorme número de instalaciones ha ayudado a estandarizar los sistemas y su

instalación.

Fig. 1.3 Fallas por componentes reportados para el programa “Sonne in der Schule” en Alemania.

Capítulo 1

5

1.3 Métodos de estimación de la confiabilidad

Los métodos para la estimación de la confiabilidad se clasifican en cuatro grandes categorías

[13]-[16], las que se describen a continuación:

1.3.1 Métodos de predicción

Los métodos de predicción de la confiabilidad se basan en herramientas que emplean bases de

datos, tales como el MIL-HDBK-217, Telcordia SR-332, etc. Se utilizan principalmente para

establecer una línea de referencia de la confiabilidad mientras el diseño está todavía en papel.

Para predecir la confiabilidad se requieren las especificaciones de los componentes, los esfuerzos

proyectados y las condiciones ambientales de uso. Las bases de datos proveen los valores

históricos de las tasas de fallo de diferentes tipos de componentes, y se construyen con

información proporcionada por el fabricante y con datos de fallas en campo. Dado que los

últimos datos de fallas en campo dependen principalmente del diseño y la aplicación, no son

representativos de todos los casos. A través de incluir tanta información como sea posible, las

bases de datos tienden a proveer tasas de fallo conservadoras. No se tiene un solo modelo de

estimación que cubra todos los componentes, y una combinación de modelos puede proveer una

mejor cobertura.

1.3.2 Métodos cualitativos

Los métodos cualitativos involucran pruebas agresivas tales como HALT1, HASS2, ESS3,

HAST4, etc. Se emplean principalmente para mejorar la confiabilidad de un producto más que

para medirla, predecirla o deducirla. Esos métodos involucran algunos tipos de pruebas de

ambiente aceleradas, donde el producto se somete a esfuerzos elevados para precipitar las fallas

1 Highly Accelerated Life Testing 2 Highly Accelerated Stress Screening 3 Environmental Stress Screening 4 Highly Accelerated Stress Testing

Capítulo 1

6

latentes o exhibir debilidades de diseño. Para emplear estos métodos se requieren los productos

reales y equipo de pruebas especializado. El beneficio que se obtiene es considerable, pero el

costo y el tiempo de demanda podrían ser excesivos, dependiendo del tipo y extensión de las

pruebas.

1.3.3 Métodos cuantitativos

Los métodos cuantitativos emplean técnicas tales como análisis de elemento finito, física del

fallo, etc. Son métodos computacionalmente intensivos y la confiabilidad del producto se deduce

principalmente a través de un análisis de simulación por computadora. Estos métodos requieren

un diseño que pueda modelarse por computadora y en una plataforma de soporte de los datos. Los

resultados pueden ser bastante exactos, dependiendo del nivel de habilidad y la disponibilidad de

datos para el modelo.

No obstante, el uso de los métodos cuantitativos puede ser tedioso, con un gran consumo de

tiempo y podría entrar en conflicto con los requerimientos estrictos de tiempos de manufactura de

los productos electrónicos actuales.

1.3.4 Métodos analíticos

Los métodos analíticos son una mezcla de los métodos de predicción y los métodos

cuantitativos, y requieren datos obtenidos mediante el uso de técnicas cualitativas. Entre estos

métodos se encuentran el análisis de Weibull, la distribución de vida bajo esfuerzo, etc.

Estos métodos pueden proveer un resultado bastante exacto en términos de deducción,

medición o verificación de la confiabilidad. Son versátiles en términos del modelado, sin estar

limitados a una distribución exponencial. Sin embargo, algunos de los datos que se requieren sólo

pueden obtenerse probando el producto real.

Capítulo 1

7

1.3.5 Comentarios a los métodos de estimación

No todos los métodos se aplican en circunstancias similares. A excepción de la metodología de

predicción, los demás se enfocan a estimar la confiabilidad de un producto terminado. En este

sentido, son métodos correctivos, más que preventivos, y su función consiste, en esencia, en

acortar el lapso necesario para ejercer la acción, o las acciones, de corrección.

1.4 Confiabilidad en las etapas de potencia para SFV

1.4.1 Enfoques en el diseño de las etapas de potencia

Existe una diversidad de configuraciones en las que se pueden conectar los módulos

fotovoltaicos al inversor [17]-[22]. Todas estas configuraciones se pueden clasificar en cuatro

grandes categorías dependiendo del nivel de potencia, voltaje de salida y características de

aislamiento (entre otras):

1. Una etapa de conversión – un módulo

2. Múltiples etapas de conversión – un módulo

3. Una etapa de conversión – Múltiples módulos

4. Múltiples etapas de conversión – Múltiples módulos

1.4.2 Una etapa de conversión-un módulo

Esta categoría se caracteriza por tener una etapa de conversión simple, con una cantidad

reducida de componentes; es robusta, de bajo costo y alta eficiencia [22]. Debido a que la fuente

de entrada es un solo módulo, los dispositivos de conmutación y el capacitor del bus de CD

trabajan con tensiones reducidas; sin embargo, para interconectarse a la red, se requiere de

amplificación y ésta se logra a través de un transformador a frecuencia de línea, cuya principal

desventaja es ser voluminoso y pesado (Fig. 1.4).

Capítulo 1

8

Fig. 1.4 Diagrama a bloques de una etapa de conversión interconectado con un módulo

1.4.3 Múltiples etapas de conversión – un módulo

Los sistemas con dos o más etapas de conversión pueden tener algunas variantes [18], [21]. La

más común es la que consiste de un inversor PWM (pulse-width modulated) interconectado a la

red y de algún tipo de convertidor CD/CD con seguimiento individual del Punto de Máxima

Potencia, PMP (Fig. 1.5).

Fig. 1.5 Diagrama a bloques de múltiples etapas de conversión interconectadas a un módulo

Capítulo 1

9

Esta variedad de sistemas evita el uso del transformador a frecuencia de línea, ya que el

convertidor CD-CD tiene una característica elevadora e incluye transformadores de alta

frecuencia. Esto da como resultado topologías de bajo costo y volumen reducido. Estas

topologías tienen un intervalo de operación limitada por la fuente (90-500 Watts).

A estas topologías se les conoce como módulos-CA o módulos integrados [23]-[27] ya que, por

su reducido tamaño, se pueden ubicar en el módulo fotovoltaico. Esta característica permite la

conexión modular de los convertidores a una salida común (Fig. 1.6). Cada módulo-CA se

sincroniza de manera independiente con la frecuencia de línea, con lo que se obtiene una gran

flexibilidad en el sistema.

Fig. 1.6 Módulos CA conectados en forma modular.

La principal desventaja de los módulos-CA es que están expuestos a condiciones ambientales

muy severas (temperatura, humedad, descargas atmosféricas), lo cual repercute en su tiempo de

vida. Otra desventaja es el caro reemplazo, ya que se tiene que cambiar todo el módulo en caso

de daño. En estos sistemas generalmente en se tienen dos o tres etapas de conversión.

Capítulo 1

10

Otra tendencia dentro esta categoría es la integración de las etapas de un sistema fotovoltaico

en una sola etapa con función elevadora y de inversor (Fig. 1.7). Esta variedad de topologías

integradas se caracteriza por diseños más compactos y eficientes, por un número reducido de

componentes y técnicas avanzadas de control [22].

Fig. 1.7 Diagrama a bloques de una etapa integrada

1.4.4 Una etapa de conversión – múltiples módulos

Los módulos se conectan en arreglos serie y/o paralelo, lográndose niveles altos de voltaje, por

lo que en este tipo de sistemas no se requiere de amplificación (transformador u otra etapa

adicional). Los dispositivos de conmutación y el capacitor del bus de CD trabajan con tensiones

elevadas. En esta categoría se encuentra el inversor centralizado (Fig. 1.8), el inversor “string”

(Fig.1.9) y el inversor multinivel (Fig. 1.10)

En el pasado, se utilizó ampliamente el sistema conocido como esquema centralizado que se

muestra en la Fig. 1.8. Es un sistema robusto aunque no flexible; el costo del inversor es

relativamente alto, las pérdidas de potencia son, generalmente, altas debido principalmente a

fallos en las conexiones de los módulos y a la necesidad de diodos de bypass [21].

Capítulo 1

11

Fig. 1.8 Diagrama a bloques de un Inversor centralizado

El concepto de inversor string (cadena) es una alternativa para el esquema centralizado. El

arreglo FV está seccionado en cadenas (Fig. 1.9) y cada una de ellas maneja su propio

seguimiento del PMP [20]. Con este esquema se manejan intervalos medianos de potencia (0.5

kW <P<1 kW).

Fig. 1.9 Inversor string

Las topologías de convertidores multinivel (Fig. 1.10) son especialmente adecuadas para

aplicaciones fotovoltaicas ya que, con la estructura modular de los arreglos, se pueden producir

diferentes niveles de voltaje CD [17]. El diseño se enfoca a la eficiencia (>97%) y se pueden

manejar intervalos de potencia entre 1.5 kW y 3 kW. Sin embargo, al incrementarse el número de

niveles en estos convertidores, se incrementa notablemente el costo y el número de componentes.

Además, el desbalance en los módulos afecta la calidad de la salida.

Capítulo 1

12

Fig. 1.10 Inversores multinivel

Como se mencionó anteriormente, estos sistemas no cuentan con transformador. Sin embargo,

el remover al transformador y su capacidad de aislamiento debe valorarse cuidadosamente ya que

pueden ocurrir corrientes de fuga debido a la capacitancia a tierra del arreglo fotovoltaico, e

incrementarse las emisiones electromagnéticas, tanto conducidas como radiadas.

1.4.5 Múltiples etapas de conversión – múltiples módulos

En esta categoría la conexión de los módulos se puede realizar de dos formas [18],[19]: Una es

que todos los módulos se conecten en serie (Fig. 1.11) de manera similar a la conexión de

“múltiples etapas-un módulo”.

Se emplean entonces algunos de los sistemas de dos etapas de conversión presentados en la

sección anterior. La principal diferencia es el nivel de voltaje de la entrada y, por lo tanto, las

variaciones de voltaje de la etapa amplificadora.

Capítulo 1

13

Fig. 1.11 Diagrama a bloques de un sistema de múltiples etapas sin segmentación de módulos

La segunda forma consiste en conectar un convertidor CD-CD para cada cadena de módulos

(string), los que se interconectan a un inversor común denominado “multi-string” (Fig. 1.12).

Cada cadena opera su PMP de manera individual; por lo tanto, se espera un mejoramiento en la

eficiencia global del sistema.

Fig. 1.12 Diagramas a bloques de un sistema de múltiples etapas con segmentación de módulos.

A pesar de la diversidad de opciones que existen para los inversores fotovoltaicos conectados a

la red, la mayoría de ellos se diseñan bajo criterios diferentes al concepto de confiabilidad. Cabe

mencionar también que el término “Robustez” se aplica de una manera muy amplia, porque en

ninguno de los artículos consultados se calculan parámetros directamente relacionados con el

concepto de confiabilidad.

Capítulo 1

14

1.4.6 Redundancia

Varios trabajos se enfocan a la redundancia (sistemas paralelos) como una alternativa atractiva,

debido principalmente a su capacidad de tolerancia a fallas. Esta redundancia puedes ser de dos

tipos:

a) Conexión en paralelo de convertidores CD-CD. La interconexión de los

convertidores CD-CD en paralelo (Fig. 1.13) presenta varias ventajas; sin embargo, para

lograr estas ventajas, el diseño y control del sistema paralelo deben diseñarse

cuidadosamente. De otra manera, dichos sistemas podrían encontrar problemas tales como

una distribución desequilibrada de la corriente de carga compartida, niveles altos (o bajos)

en los voltajes de salida, altos rizos de corriente (o voltaje) y oscilaciones bruscas [28].

Fig. 1.13 Redundancia de convertidores CD-CD

Para la redundancia pasiva (convertidores CD-CD en espera), el empleo de diversas técnicas de

control (como el método maestro-esclavo con operación de cola circular) permite una

sincronización adecuada de los convertidores [29],[30] y determina el número necesario de

convertidores activos para cualquier condición de carga.

Capítulo 1

15

Para la redundancia activa (convertidores CD-CD en línea) se plantea el uso de la temperatura

en los dispositivos (manejo térmico) como parámetro relevante del control para determinar la

distribución de la corriente en la carga compartida [31].

b) Conexión en paralelo del convertidor CD-CD + inversor. A partir de un análisis

de la redundancia, su relación con la confiabilidad y su impacto en el costo [32]-[34], se

plantea la redundancia de las dos etapas (Fig. 1.14). Una ventaja de este esquema es el

desacoplamiento del control del inversor con el control del regulador, permitiendo un

manejo independiente del PMP, e incrementando de manera adicional la eficiencia.

Fig. 1.14 Redundancia del inversor.

Sin embargo, aún se cuestiona la redundancia como una opción para el diseñador, debido

principalmente al costo y al apremio práctico.

Capítulo 1

16

1.4.7 Selección de componentes

Sin importar qué topología se utilice en el diseño, un convertidor consiste principalmente de

uno o varios dispositivos de conmutación (p.e. MOSFET, IGBT), un circuito controlador, un

transformador de aislamiento, un rectificador, filtros, impulsor y capacitores de entrada/salida.

De estos componentes, el capacitor electrolítico es el elemento más propenso a falla con una

mayor contribución a la tasa de fallo global. Esto propicia que algunos grupos de investigación se

enfoquen a la reducción del tamaño del capacitor del bus intermedio [35]-[38].

En orden de importancia le sigue el dispositivo de conmutación; algunos trabajos se enfocan al

estudio de los esfuerzos en los dispositivos semiconductores y plantean la mejora de la

confiabilidad en convertidores de potencia por medio de técnicas de conmutación suave o sobre-

dimensionamiento de dichos dispositivos [39]-[41]. Después del dispositivo de conmutación, el

orden de los otros componentes (el circuito controlador, los capacitores de cerámica, los diodos

y los inductores) puede cambiar dependiendo de la topología seleccionada.

Se han publicado recomendaciones para maximizar la confiabilidad de los convertidores

electrónicos de potencia. Estas recomendaciones son muy generales y, a la fecha, no se han

formalizado como un proceso mecanizable, dependiendo en gran medida de enfoques heurísticos

y de la experiencia del diseñador [42]-[43].

1.4.8 Comentarios a la confiabilidad en las etapas de potencia.

A la luz de los últimos desarrollos reportados en revistas y congresos, referentes a sistemas

basados en celdas fotovoltaicas y de combustible, y de acuerdo a las tendencias de la industria,

puede concluirse lo siguiente:

• La mayoría de los diseños de sistemas fotovoltaicos se enfocan en criterios diferentes al

concepto de la confiabilidad.

• Existe una tendencia clara a aumentar la confiabilidad de los sistemas con la meta específica

de lograr un tiempo promedio a la primera falla del orden de 10 años. Para ello, se exploran

Capítulo 1

17

configuraciones que evitan o minimizan los elementos más propensos a fallar (v.g. el capacitor

del bus de CD).

• Una segunda tendencia consiste en seccionar los bancos de celdas fotovoltaicas en segmentos

de menor tamaño. Esto permite aprovechar al máximo todas las celdas, aun cuando parte de ellas

esté temporalmente a la sombra. Otra ventaja es la posibilidad de aumentar gradualmente la

capacidad del sistema, sin necesidad de modificar lo ya instalado. Dentro de esta categoría

tenemos los módulos-CA, el inversor string y el inversor multi-string

• No existe una preferencia clara entre configuraciones de una y de dos etapas. En ambos casos

se trata de extraer de las celdas una corriente libre de rizo y de inyectar a la red una forma de

onda que cumpla con la normatividad vigente.

• La redundancia se plantea como una solución para mejorar la confiabilidad. Se emplea a

menudo cuando las consecuencias del fallo son inaceptables, resultando en sistemas de

extremadamente alta confiabilidad. Sin embargo, el uso de la redundancia no es una panacea para

resolver todos los problemas de confiabilidad. No sustituye a un buen diseño inicial, implica

incrementar el costo, complejidad, tamaño, espacio, consumo de energía y usualmente es un

sistema más complicado. Previamente a su incorporación en el diseño, el diseñador debe evaluar

las ventajas y desventajas de la redundancia.

• Existen estudios recientes de la confiabilidad de algunos convertidores de potencia. Sin

embargo, hasta el momento, sólo se plantea la evaluación y predicción de la confiabilidad, más

no la mejora de ésta. Además, ninguna de estas propuestas se enfoca específicamente a sistemas

fotovoltaicos.

Capítulo 1

18

1.5 Propuesta de trabajo

El estudio del estado del arte, resumido de manera muy somera en las secciones

anteriores, deja en claro que:

a) La optimización de la confiabilidad, a través de los métodos correctivos (estimación por

métodos cualitativos, cuantitativos o analíticos) está ampliamente estudiada y se aplica

rutinariamente a nivel industrial.

b) Los métodos predictivos también son ampliamente conocidos; sin embargo, no se aplican de

manera sistemática durante la etapa de diseño de un convertidor electrónico de potencia.

c) El proceso de diseño de un convertidor electrónico de potencia no está ligado al concepto de

confiabilidad. Los convertidores se diseñan tomando en cuenta parámetros de rendimiento

eléctricos.

Hipótesis

Es posible introducir, de manera sistemática, criterios de confiabilidad en

el diseño de los convertidores electrónicos de potencia, lo que permitirá

obtener diseños más confiables.

Capítulo 1

19

1.6 Bibliografía del capítulo

Situación actual de los SFV

[1] “Implementing Agreement on Photovoltaic Power Systems”; Photovoltaic Power Systems Programme, IEA Annual Report 2006 [online] Available: www.iea-pvps.org.

[2] S. Mau, U. Jahn, “Performance Analysis of grid-connected PV systems”; Proc. of European Photovoltaic Solar Energy Conference and Exhibition, 2006, [online] Available: www.iea-pvps.org.

[3] IEA, “Operational Performance, Reliability and Promotion of Photovoltaic Systems”; Photovoltaic Power Systems Programme; Report IEA–PVPS T2-0; 2002. [online] Available: www.iea-pvps.org.

[4] IEA, “Reliability Study of Grid Connected PV Systems”; Photovoltaic Power Systems Programme, Report IEA-PVPS T7-08; 2002 [online] Available: www.iea-pvps.org.

[5] IEA, “Country Reports on PV Systems Performance”; Photovoltaic Power Systems Programme, Report IEA–PVPS T2-05; 2004. [online] Available: www.iea-pvps.org.

Tiempo de vida de los módulos fotovoltaicos

[6] E.D. Dunlop, “Lifetime performance of crystalline silicon PV modules”, Proc. of World Conference on Photovoltaic Energy Conversion, 2003 Page(s):2927 - 2930

[7] E.L. Meyer, E.E. Van Dyk, “Assessing the reliability and degradation of photovoltaic module performance parameters”, IEEE Trans. on Reliability; Vol. 53, Issue 1, March 2004, Page(s):83 – 92.

[8] J. H. Wohlgemuth, M. Conway, D.H. Meakin, “Reliability and performance testing of photovoltaic modules”, Proc. of the IEEE Photovoltaic Specialists Conference 2000 Page(s):1483 – 1486

Tendencia a incrementar la vida útil de los Inversores de SFV

[9] R. West, K. Mauch, Y.C. Qin, N. Mohan, R. Bonn, “Status and Needs of power electronics for photovoltaic inverters: Summary Document” Sandia National Laboratories Report SAND 2002-1085. [online] Available: www.prod.sandia.gov

[10] R.H. Bonn, “Developing a next generation PV inverter”, Proc. IEEE Photovoltaic Specialists Conference, 2002, Page(s):1352-1355

Capítulo 1

20

[11] A. Maish, C. Atcitty, S. Hester, D. Greenberg, D. Osborn, D. Collier and M. Brine. “Photovoltaic System Reliability”, Proc. IEEE Photovoltaic Specialists Conference, 1997; Page(s):1049-1054

[12] S. González, C. Beauchamp, W. Bower, J. Ginn, M. Ralph “PV Inverter Testing, Modeling, and New Initiatives”, Proc. of NCPV and Solar Program Review Meeting, 2003; Page(s):537-540

Modelos de predicción

[13] M. Economou, “The Merits and limitations of reliability Predictions,” Proc. of Reliability and Maintainability Annual Symposium, RAMS 2004 Page(s):352 - 357

[14] Xijin Tian, B. Edson, “A prediction based design-for-reliability tool”, Proc. of Reliability and Maintainability Annual Symposium, RAMS 2004 Page(s):412 - 417

[15] M. Cushing, D. Mortin, T. Stadterman, A. Malhorta. “Comparison of electronics-Reliability Assesment Approaches”, IEEE Transactions on reliability Vol. 42, No 4, 1993 December, Page(s):542-546

[16] J. Jones, J. Hayes; “A Comparison of electronics-Reliability prediction models”, IEEE Transactions on reliability, Vol. 48, No 2, 1999 June, Page(s):127-134

Configuraciones de Inversores en SFV

[17] M. Calais, V. Agelidis, “Multilevel Converters for single -phase grid connected photovoltaic systems- An Overview”, Proc. of IEEE Power Electronics Specialists Conference, 1998, Page(s):172 - 178

[18] S.B. Kjaer, J.K. Pedersen, F. Blaabjerg; “A review of single-phase grid-connected inverters for photovoltaic modules”; IEEE Trans. on Industry Applications, Vol. 41, Issue 5, Sept.-Oct. 2005; Page(s):1292 – 1306

[19] M. Calais, J. Myrzik, T. Spooner and V. Agelidis, “Inverters for Single-Phase Grid Connected Photovoltaic Systems - An Overview”, Proc. IEEE Power Electronics Specialists Conference, 2002, Page(s):1995-2000.

[20] M. Calais, J. Myrzik, “String and module integrated inverters for single-phase grid connected photovoltaic systems- A Review”, Proc. IEEE Power Tech Conference, 2003 Page(s):8

[21] F. Blaabjerg , Z. Chen and S. Kjaer “Power electronics as efficient interface in dispersed power generation systems,” IEEE Trans. on Power Electronics, vol. 19, Sep. 2004. Page(s):1184-1194.

[22] Y. Xue, L. Chang, S.B. Kjaer, J. Bordonau, T. Shimizu, “Topologies of single-phase inverters for small distributed power generator: an Overview”, IEEE Trans. on Power Electronics, Vol. 19, issue 5, September 2004. Page(s):1305–1314.

Capítulo 1

21

Módulos AC

[23] T. Shimizu, K. Wada, N. Nakamura. “A flyback-type Single Phase Utility Interactive Inverter with Low-frequency Ripple Current Reduction on the DC Input for an AC Photovoltaic Module System”, Proc. of IEEE Power Electronics Specialists Conference, 2002; Page(s): 1483- 1488

[24] S. W. H. de Haan, H. Oldenkamp, E. J. Wildenbeest, “Test results of a 130 W AC module; a modular solar ac power station”, Proc. of IEEE World Conference on Photovoltaic Energy Conversion, 1994. Page(s):925-928

[25] H. Oldenkamp, I. J. de Jong, C.W.A. Baltus, S.A.M Verhoeven, S. Elstgeest,; “Reliability and accelerated life tests of the AC module mounted OKE4 inverter”, Proc. of IEEE Photovoltaic Specialists Conference, 1996 Page(s):1339 - 1342

[26] M. Meinhardt, T. O’Donnell, H. Schneider, J. Flannery, C. O. Mathuna, P. Zacharias, T. Krieger, “Miniaturised “low profile” module integrated converter for photovoltaic applications with integrated magnetic components”, Proc. of IEEE Applied Power Electronics Conference and Exposition 1999, Page(s):305-311.

[27] B. Kær and F. Blaabjerg, “A novel single-stage inverter for the ac-module with reduced low-frequency ripple penetration”, Proc. EPE European Conf. Power Electronics and Applications, 2003, Page(s):10

Redundancia

[28] S. Mazumder, K. Shenai, “On the reliability of distributed power systems: A macro-to micro level overview using a parallel DC-DC converter”. Proc. of IEEE Power Electronics Specialists Conference 2002; Page(s):809-814

[29] A. Julian, G. Oriti; “A Comparison of Redundant Inverter Topologies to Improve Voltage Source Inverter Reliability”, IEEE Trans. on Industry Applications, Vol. 43, no. 5, September / October 2007; Page(s):1371-1378

[30] T.F. Wu, K. Siri, C.Q. Lee; “Reliability improvement in parallel connected converter systems”; Proc. of International Conference on Industrial Electronics, Control and Instrumentation, 1991; Page(s):429 - 434

[31] C. Nesgaard, M. Andersen, “Optimized Load Sharing control by means of thermal reliability management” Proc. of IEEE Power Electronics Specialists Conference, 2004; Page(s):4901-4906

[32] U. de Pra, D. Baert, H. Kuyken, “Analysis of the degree of reliability of a redundant modular inverter structure”, Proc. of IEEE International Telecommunications Energy Conference, 1998 Page(s):543 - 548

[33] A. Preglj, M. Begovic, A. Rohatgi. “Impact of inverter configuration on PV system Reliability and energy production”, Proc. of IEEE Photovoltaic Specialists Conference, 2002; Page(s):1388 - 1391

Capítulo 1

22

[34] R. Tirumala, P. Imbertson, N. Mohan, C. Henze, R. Bonn 33 “An efficient, low cost DC-AC Inverter for photovoltaic systems with increased reliability”. Proc. of IEEE Industrial Electronics Conference, 2002; Page(s):1095 - 1100

Selección de componentes

[35] J. Kinght, S. Shirsavar, W. Holderbaum, “An improved reliability Cuk based solar inverter with sliding mode control”, IEEE Trans. on Power Electronics, Vol. 21, issue 4, July 2006; Page(s):1107-1115,

[36] J. Mulkern, C. Henze, D. Lo, “A High reliability, low cost, interleaved bridge converter”, IEEE Trans. on Electron Devices, Vol. 38, Issue 4, April 1991; Page(s):777 – 783

[37] T. Brekken, N. Bhiwapurkar, M. Rathi, N. Mohan, C. Henze, L. Moumneh, “Utility-Connected Power Converter for Maximizing Power Transfer from a Photovoltaic Source While Drawing Ripple-Free Current”. Proc. of IEEE Power Electronics Specialists Conference, 2002, Page(s): 1518 - 1522

[38] K. Nishijima, T. Nakano, K. Harada “On removing of output filter of low voltage and high current DC/DC converter”. Proc. of IEEE Power Electronics Specialists Conference, 2004, Page(s):1808-1811

[39] K. Ogura, T. Nishida, E. Hiraky, M. Nakaoka. “Time sharing boost chopper cascaded dual mode single-phase sine wave inverter for solar photovoltaic power generation system” Proc. of IEEE Power Electronics Specialists Conference, 2004, Page(s):4763-4767

[40] M. Trivedi, K. Shenai, “Failure Mechanisms of IGBT's under short-circuit and clamped inductive switching stress”, IEEE Trans. on Power Electronics, Vol. 14, Issue 1, Jan. 1999; Page(s):108 - 116

[41]L. Saro, K. Dierberger, R. Redl, “High-voltage MOSFET behaviour in soft-switching converters”, Proc. of IEEE International Telecommunications Energy Conference 1998. Page(s):30 – 40

Estudio de confiabilidad en convertidores

[42] Xijin Tian, “Design for Reliability and implementation on power converters”, Proc. of IEEE Reliability and Maintainability Symposium, 2005 Page(s):89 - 95

[43] G. Chen, R. Burgos, Z. Liang et al “Reliability Oriented design considerations for high power converter modules” Proc. of IEEE Power Electronics Specialists Conference, 2004, Page(s):419-425

Capítulo 2

23

CCAAPPÍÍTTUULLOO 22

CCoonncceeppttooss bbáássiiccooss ddee ccoonnffiiaabbiilliiddaadd

2.1 Introducción al capítulo

En este capítulo se presentan los conceptos básicos de confiabilidad, las definiciones y los

modelos para sistemas serie y paralelo. El objetivo de este capítulo es proporcionar un marco de

referencia acerca de la confiabilidad, sin pretender fungir como un tutorial del tema.

Capítulo 2

24

2.2 Confiabilidad1

La confiabilidad R(t), se define como la capacidad (probabilidad) de un producto de funcionar

adecuadamente, bajo condiciones de operación dadas y por un periodo de tiempo especificado sin

exceder los niveles aceptables de fallas. La falibilidad F(t), es la probabilidad de que un

dispositivo pudiera fallar, bajo esas mismas condiciones. La suma de la confiabilidad y la

falibilidad se relacionan en la Ec. 2.1.

1)()( =+ tFtR (2.1)

Donde t es el tiempo bajo consideración

2.3 La tasa de fallo

La tasa de fallo instantánea Z(t), es la razón del número de fallas por unidad de tiempo y se

define por:

dttdR

tRtZ )(

)(1)( =

(2.2)

Cuando se refiere a dispositivos electrónicos, la tasa de fallo se supone constante [4],[5]:

λ=)(tZ (2.3)

1 Todos los conceptos de esta sección fueron extraídos de las referencias [1] [2] y [3]

Capítulo 2

25

El valor de λ se estima basándose en pruebas de laboratorio y, en algunas ocasiones, con datos

de campo. Se refiere al número de fallas dentro de una población de elementos, dividido por el

número total de unidades de vida utilizados por dicha población durante un periodo particular de

medición, y bajo condiciones establecidas. Sus unidades son fallas por 106 horas.

Históricamente, la tasa de fallo se utiliza para describir la confiabilidad de los equipos o

productos electrónicos, aunque se cuestiona su exactitud y aplicabilidad como un modelo de la

confiabilidad [6]-[9]. No obstante, se puede utilizar con propósitos explicativos para presentar y

clarificar varios conceptos.

La curva de riesgo representa la tasa de fallo instantánea de una población de elementos

idénticos bajo esfuerzos constantes idénticos. La curva de riesgo (Fig. 2.1) es un diagrama

compuesto que proporciona una referencia para identificar y relacionar todas las fases de la vida

de un elemento o producto.

Fig.2.1 Curva típica de riesgo

A continuación se describe cada una de las regiones de la curva de riesgo:

Capítulo 2

26

2.3.1 Región I- Fallas de vida temprana.

Esta región de la curva se caracteriza por una tasa de fallo que inicia con un valor alto, y va

decreciendo gradualmente. Las fallas en esta región se deben, principalmente, a problemas de

calidad y típicamente se relacionan a variaciones fuertes en el proceso de fabricación y

ensamblado.

2.3.2 Región II- Fallas aleatorias en la vida útil.

Las fallas en la vida útil son las que ocurren durante el periodo prolongado de operación del

equipo. Para equipos electrónicos éste podría ser mayor a los 10 años pero depende del producto

y del nivel de los esfuerzos a los que se encuentre sometido. Las fallas en esta región se

relacionan a variaciones leves en el proceso de fabricación y ensamblado. Muchos equipos tienen

tasas de fallo aceptables en esta región. Los problemas en campo se deben a anomalías

independientes.

2.3.3 Región III- Fallas por desgaste.

Las fallas en esta región se deben al envejecimiento o desgaste del equipo o dispositivo. Todos

los productos pueden fallar eventualmente. El mecanismo de falla es diferente al de las regiones I

y II. Dependiendo del nivel de integración de los componentes electrónicos, por lo general se

asumen tiempos de envejecimiento entre 20 y 40 años. A mayor nivel ocurre un envejecimiento

más rápido [1].

2.4 Relación entre la tasa de fallo y la confiabilidad

A continuación se presenta la relación de la tasa de fallo λ, con la confiabilidad R(t).

La falibilidad se define por:

∫=t

dttftF0

)()( (2.4)

Capítulo 2

27

Donde f(t) es la densidad de probabilidad del tiempo de falla; es decir, es la probabilidad de que

el componente falle después del tiempo t, y ésta a su vez está definida (en la región II de la curva

de riesgo) por:

tetf λλ −=)( (2.5)

La ecuación anterior se conoce como la distribución de tiempo de falla exponencial.

Esta es quizá la distribución más importante en trabajos de confiabilidad y se usa casi

exclusivamente para la predicción de confiabilidad de equipo electrónico [4], [5]. Esta

distribución es valiosa si se usa apropiadamente y tiene las siguientes ventajas:

• Un solo parámetro, estimado fácilmente, λ

• Es, matemáticamente, muy tratable

• Tiene aplicabilidad bastante amplia

• Es aditiva; esto es: la suma de un número de variables independientes distribuidas

exponencialmente, es distribuida exponencialmente.

Algunas aplicaciones particulares de este modelo incluyen:

• Elementos cuya tasa de fallo no cambie significantemente con la edad

• Equipos complejos y reparables, en los cuales la redundancia no sea excesiva

• Equipos en los que las fallas tempranas se eliminan en un periodo de tiempo razonable.

Capítulo 2

28

De (2.1), obtenemos:

)(1)( tFtR −= (2.6)

Empleando (2.4), (2,5) y sustituyendo en (2.6), se tiene que:

∫ −−=t

t dtetR0

1)( λλ (2.7)

Resolviendo la integral:

tetR λ−=)( (2.8)

La ecuación 2.8 se conoce como el modelo exponencial de la Confiabilidad.

Si la tasa de fallo no es constante sino que crece o decrece suavemente con el tiempo; es decir,

si:

1)( −= βλβttZ (2.9)

donde λ y β son constantes positivas, se observa entonces que si:

• β < 1, entonces Z(t) decrece con t

• β > 1, entonces Z(t) crece con t

• β = 1, entonces Z(t) =λ

Para este caso (2,9), la densidad de probabilidad del tiempo de falla está definida por:

Capítulo 2

29

tettf λββλβ −−= 1)( (2.10)

La expresión 2.19 es mejor conocida como la distribución de Weibull

La distribución de Weibull es particularmente útil en trabajos de confiabilidad, ya que es una

distribución general la cual, mediante ajustes a los parámetros de distribución, puede modelar un

amplio rango de características de distribución de la vida de diferentes clases de elementos de

ingeniería.

2.5 Tiempo medio de fallas (MTBF)

El tiempo medio entre fallas (MTBF, Mean Time Between Failures) es el promedio de la vida

útil de un elemento. Cuando la tasa de fallo es constante, la relación entre el MTBF y la tasa de

fallo está definida por:

λ1

=MTBF (2.11)

La estimación del MTBF en un laboratorio de pruebas o a partir de datos de campo, durante un

tiempo total de operación T en el cual ocurre un número c de fallas, es:

cTMTBF =

(2.12)

Los textos más avanzados en estadística inferencial demuestran que la estimación del nivel de

confianza (α) superior e inferior de una tasa de fallo constante λ puede determinarse a través de

la ley de probabilidad Chi-cuadrada.

Capítulo 2

30

Para la confianza superior:

Tx r

2

22,α

αλ = (2.13)

Para la confianza inferior:

Tx r

2

22,1 α

αλ −= (2.14)

Donde r = c si el tiempo de operación se termina con la falla y r = c + 1 en caso contrario.

2.6 Ajuste de la tasa de fallo λ

Ocasionalmente los datos usados para la estimación de la tasa de fallo λ se obtienen bajo

ambientes de operación y niveles de esfuerzos diferentes a aquellos para los cuales se hizo la

predicción. En tales circunstancias, la tasa de fallo estimada debe ajustarse para la diferencia

ambiental. Una técnica analítica ampliamente conocida para realizar dicho ajuste es el modelo de

Arrhenius. Este modelo es una interrelación entre la degradación y la temperatura, desarrollada

empíricamente por el físico sueco Arrhenius alrededor de 1880 [10].

El modelo de Arrhenius está respaldado por más de un siglo de datos empíricos adicionales y es

una versión simplificada del modelo de Eyring, el cual se ha utilizado exitosamente por años.

Éste demuestra ser una técnica válida para establecer una relación tasa de fallo versus

temperatura, la cual puede usarse como un modelo para pruebas aceleradas de confiabilidad. El

modelo de Arrhenius puede también usarse para describir el efecto que otros esfuerzos

ambientales tienen sobre la tasa de fallo.

Capítulo 2

31

El Rome Air Development Center (RADC) usa el modelo de Eyring, un refinamiento del

modelo de Arrhenius, para estimar la tasa de fallo considerando los ajustes π relacionados con

los esfuerzos eléctricos y de medio ambiente [4], [5], [11]-[13].

Un modelo típico para la estimación de la tasa de fallo es:

...)( CXSRQAEbC ππππππλλ = (2.15)

Donde:

λC = tasa de fallo ajustada (fallas por 106 horas)

λb = tasa de fallo base, (fallas por 106 horas)

πE = el factor ambiental

πA = el factor de aplicación

πQ = el factor de calidad

πR = el factor del rango de potencia

πS = el factor de esfuerzo

πCX = el factor de complejidad.

Todos los factores π sirven para ajustar la tasa de fallo (λb) a las condiciones de operación y a las

del medio ambiente de la aplicación particular. Los factores ambientales consideran el medio

ambiente (por ejemplo: laboratorio, industria, carretera, aéreo, etc.). Los factores de aplicación

consideran los diversos usos del dispositivo; los factores de calidad consideran los materiales de

fabricación, la cantidad de partes blindadas y otras variables que afectan la calidad; los factores

del rango de potencia consideran el nivel de potencia (watts) del dispositivo; el factor de esfuerzo

considera la cantidad de degradación en la aplicación del dispositivo; el factor de complejidad (en

ocasiones es más de uno) trata con los ajustes de la complejidad electrónica del dispositivo.

Capítulo 2

32

2.7 Modelos de sistemas

2.7.1 Sistema serie

Es un sistema de n componentes independientes conectados en serie (Fig. 2.2). Un sistema serie

se caracteriza por el hecho de que todos sus componentes están interconectados de manera tal,

que el sistema completo deja de funcionar si alguno de ellos falla

Fig. 2.2 Sistema serie

La confiabilidad del sistema serie está definida por:

∏=

=n

iis tRtR

1

)()( (2.16)

Donde Rs = la confiabilidad de todo el sistema serie

Ri = la confiabilidad del iesimo componente

Esta ley del producto de confiabilidades muestra claramente el efecto que el incremento de la

complejidad ejerce sobre la confiabilidad.

La razón de fallas del sistema completo es la suma de las razones de fallas de sus componentes

y la confiabilidad total es:

Capítulo 2

33

∑== =

−

=

−∏n

ii

i

tn

i

ts eetR 1

1

)(λ

λ (2.17)

Donde λi = la tasa de fallo del iesimo componente

El tiempo medio de fallas MTBF de todo el sistema es entonces:

∑=

= n

ii

sMTBF

1

1

λ (2.18)

2.7.2 Sistema paralelo

Es un sistema de n componentes independientes conectados en paralelo (Fig. 2.3). El sistema

dejará de funcionar sólo si los n componentes fallan.

Fig. 2.3 Sistema paralelo

Capítulo 2

34

La confiabilidad RP(t) del sistema paralelo puede calcularse de la manera siguiente. Sea:

)(1)( tRtF ii −= (2.19)

Donde Fi = la falibilidad del iésimo componente

Ri = la confiabilidad del iésimo componente

La falibilidad total está dada por:

∏=

=n

iip tFtF

1

)()( (2.20)

La ley del producto de falibilidades (o probabilidad de fallo) muestra claramente el efecto que

la redundancia tiene sobre la confiabilidad.

Entonces:

)(1)( tFtR pp −= (2.21)

Donde: Fp = la probabilidad de falla de todo el sistema paralelo

Sustituyendo se obtiene:

( )∏=

−−=n

iip tRtR

1

)(11)( (2.22)

Para n componentes con idénticas razones de fallas se tiene:

⎟⎠⎞

⎜⎝⎛ +++=

nMTBFp

1...31

2111

λ (2.23)

Capítulo 2

35

Las ventajas del sistema paralelo pueden evaluarse por medio del factor de ganancia en el

MTBF, GMTBF, definido por:

⎟⎠⎞

⎜⎝⎛ +++=

nGMTBF

1...31

211 (2.24)

Esta expresión nos permite observar que el valor de GMTBF aumenta a medida que se

incrementen el número de etapas redundantes. Sin embargo, después de las primeras tres etapas,

el aumento en el GMTBF. no compensa el incremento en la complejidad (Fig. 2.4). Esto se debe

principalmente a la naturaleza asintótica del modelo matemático de GMTBF.

Fig. 2.4 Ganancia del MTBF en base al número de etapas interconectadas en paralelo

Capítulo 2

36

2.8 Bibliografía del capítulo

[1] Eugene Hnatek, Practical Reliability of Electronic Equipment and Products. Marcel Dekker Inc. 2002

[2] Paul Kales. Reliability for technology, Engineering and Management. Editorial Prentice Hall

[3] Patrick D.T. O'Connor; Practical reliability engineering; John Wiley and Sons, Chichester, England 2002.

[4] Electronic Reliability Design Handbook, Military Handbook 338-B, 1998

[5] Reliability Prediction of Electronic Equipment, Military Handbook 217-F, 1991

[6] W. Denson, “The history of reliability prediction”. IEEE Trans. on Reliability, Vol. 47, issue 3, Sept. 1998 Page(s): SP321-SP328

[7] G.H. Ebel, “Reliability physics in electronics: a historical view”; IEEE Trans. on Reliability, Sep 1998 Volume: 47; Issue: 3, Part 2 Page(s): SP379-SP389

[8] M. Economou, “The Merits and limitations of reliability Predictions,” Proc. of Reliability and Maintainability Annual Symposium, RAMS 2004 Page(s):352 - 357

[9] R. Evans. “Electronics Reliability: A personal view”, IEEE Trans. on Reliability vol. 47, issue 3, Sept. 1998; Page(s):SP329-SP332

[10]J. Connor, “An inventory of intrinsic sources of chance failures in electronic parts”, IEEE Trans. on Component Parts, Jun 1964 Vol. 11, Issue: 2 on Page(s): 238- 250

[11] S.F. Morris, J.F. Reilly, “MIL-HDBK-217 a favorite target”, Proc. of Reliability and Maintainability Annual Symposium, RAMS 1993 Page(s):503 – 509

[12] A. Kleyner, M. Bender; “Enhanced reliability prediction method based on merging military standards approach with manufacturer's warranty data”, Proc. of Reliability and Maintainability Annual Symposium. RAMS 2003 Page(s):202 – 206.

[13] M. Pecht, F. Nash, “Predicting the reliability of electronic equipment”; Proc. of the IEEE Vol. 82, Issue 7; July 1994 Page(s):992 - 1004

Capítulo 3

37

CCAAPPÍÍTTUULLOO 33

EEssttiimmaacciióónn ddee llaa ccoonnffiiaabbiilliiddaadd eenn

ccoonnvveerrttiiddoorreess ddee ppootteenncciiaa:: eell eessttáánnddaarr MMiilliittaarr MMIILL--HHDDBBKK 221177 FF

3.1 Introducción al capítulo

En este capítulo se aborda el procedimiento para la estimación de la confiabilidad en

convertidores de potencia empleando la metodología establecida en el manual militar MIL-

HDBK-217F. Para ejemplificar la metodología, se realiza la estimación de la confiabilidad en un

sistema de dos etapas: el convertidor boost interleaved + inversor buck.

Capítulo 3

38

3.2 Procedimiento para el cálculo de la confiabilidad

Desde mediados del siglo pasado, con el surgimiento de los primeros equipos y sistemas

electrónicos, la ingeniería se enfoca a resolver problemas de confiabilidad [1], [2]. A partir de la

década de los sesentas se utilizan los métodos de predicción de la confiabilidad de sistemas

electrónicos basados en estándares militares (MIL-HDBK-217F), como un medio para producir

una imagen consistente de la confiabilidad probable de un producto electrónico [3]-[6]. Sin

embargo, algunos profesionales de la confiabilidad señalan que dichos métodos son inapropiados

debido a su falta de exactitud. Se promueven entonces otros métodos que involucran técnicas de

calidad y cantidad para predecir y mejorar la confiabilidad de un producto [7].

A pesar de las controversias, el método basado en estándares militares permanece vigente y con

gran aceptación en el diseño de sistemas electrónicos, principalmente por su consistencia, su bajo

costo, breve periodo de análisis de los datos y su matemática de poca complejidad [8] -[11]. La

principal limitación (una inherente inexactitud) se sobrelleva con el uso de datos históricos

proporcionada por los fabricantes (basados en pruebas de laboratorio y datos de campo), y con el

uso de factores de corrección, devolviendo una predicción de confiabilidad bastante exacta en un

nivel práctico.

3.2.1 Estimación de la confiabilidad

El estándar MIL-HDBK-217F [12] presenta los valores de la tasa de fallo base λb para

dispositivos electrónicos. Para estimar la confiabilidad de un sistema electrónico, es necesario

calcular primero la tasa de fallo real λC de los componentes involucrados. El valor real se obtiene

multiplicando el valor base de la tasa de fallo λb, por los factores de ajuste π que toman en cuenta

los esfuerzos. De acuerdo al modelo de Eyring, la tasa de fallo real para un componente está dada

por:

Capítulo 3

39

⎟⎟⎠

⎞⎜⎜⎝

⎛= ∏

=

n

iibC

1

πλλ (3.1)

donde n es el número de factores de ajuste π para un dispositivo en particular.

A menos que se incluya algún tipo de redundancia, la tasa de fallo global asociada λT en un

sistema electrónico de m elementos (tal como un convertidor de potencia en un SFV) puede

calcularse con:

∑=

=m

jCjT

1

λλ (3.2)

donde el término λCj corresponde a las tasas de fallo individuales de los componentes en la etapa

de potencia.

3.2.2 Los factores de ajuste

Los esquemas de potencia están constituidos principalmente por transistores, diodos, capacitores

e inductores. Los factores de esfuerzos para estos dispositivos se listan en la Tabla 3.1

TABLA 3.1 FACTORES DE ESFUERZO PARA INDUCTORES, TRANSISTORES Y CAPACITORES

Dispositivo πT πQ πE πA πC πV πS

Inductor/Transformador • • •

Transistor • • • •

Capacitor • • • • •

Diodo • • • •

Capítulo 3

40

El factor πT se relaciona con la temperatura. Puede calcularse de acuerdo a las expresiones que

se listan en la Tabla 3.2.

TABLA 3.2 FACTORES DE ESFUERZO TÉRMICOS [12]

Transistor

⎪⎭

⎪⎬⎫

⎪⎩

⎪⎨⎧

⎟⎟⎠

⎞⎜⎜⎝

⎛−

+−=

2981

27311925exp

jT T

π

Capacitor

⎪⎭

⎪⎬⎫

⎪⎩

⎪⎨⎧

⎟⎟⎠

⎞⎜⎜⎝

⎛−

+−=

− 2981

2731

10617.835,0exp 5

HST Tx

π

Diodo

⎪⎭

⎪⎬⎫

⎪⎩

⎪⎨⎧

⎟⎟⎠

⎞⎜⎜⎝

⎛−

+−=

2981

27313091exp

jT T

π

Inductor

⎭⎬⎫

⎩⎨⎧

⎟⎟⎠

⎞⎜⎜⎝

⎛−

+−= − 298

1273

110617.8

11.0exp 5HS

T Txπ

En el caso de los transistores y diodos, el término Tj se refiere a la temperatura de unión. Para el

caso de inductores y capacitores, el término THS se refiere a la temperatura del denominado punto

caliente (hot-spot). En la sección 3.3 se abordan los diferentes modelos para la estimación de la

temperatura Tj .y la temperatura THS

En la Tabla 3.3 se muestran los diversos valores del factor de calidad πQ para diferentes

especificaciones de fabricación del transistor: comercial o militar.

Capítulo 3

41

TABLA 3.3 FACTOR DE CALIDAD EN EL ENCAPSULADODEL TRANSISTOR πQ [12]

Calidad del encapsulado πQ

JANTXV 0.7 JANTX 1 JANT 2.4 COMERCIAL 5.5 PLASTICO 8

En la Tabla 3.4 se muestran los diversos valores para el factor ambiental πE , el cual se establece

de acuerdo al medio de operación del dispositivo: terrestre (G), naval (N), aéreo (A), espacial (S),

en misil (M), en cañón (C), benigno (B), fijo (F), Móvil (M), etc. En el ejemplo que se presenta

más adelante se asume que el ambiente de operación es terrestre y benigno1

TABLA 3.4 FACTOR DEL MEDIO DE OPERACIÓN πE [12]

Medio de operación πE GB 1 GF 2 GM 9 NS 5 NU 15 AIC 6 AIF 8 AUC 17 AUF 32 ARW 22 SF 0.5 MF 12 ML 32 CL 570

1 No sometido a radiaciones (PEM), ni explosiones.

Capítulo 3

42

En la Tabla 3.5 se muestra los valores del factor de aplicación πA para los transistores. Este se

establece de acuerdo al tipo de uso del transistor dentro del circuito (principalmente el intervalo

de potencia, Pr).

TABLA 3.5 FACTOR DE APLICACIÓN πA

Aplicación πA

Lineal (Pr <2W) 1.5

Pequeña señal 7

2<Pr <5W 2

5<Pr <50W 4

50<Pr <250W 8 Potencia (no lineal, Pr >2W)

Pr >250W 10

El factor de capacitancia πC esta determinado por:

23.0CC =π (3.3)

Siendo: C: la capacitancia en µF

El factor de esfuerzo de voltaje en el capacitor πV (donde S es la razón del voltaje de aplicación

y el voltaje máximo de operación) está definido por:

16.0

5

+⎟⎠⎞

⎜⎝⎛=

SVπ (3.4)

El factor de esfuerzo eléctrico en el diodo πS, (Vs es la razón del voltaje inverso aplicado al

diodo con respecto al voltaje inverso máximo) está definido por:

43.2ss V=π (3.5)

Capítulo 3

43

3.3 Métodos para modelar la temperatura en los componentes.

Durante el proceso de diseño de un sistema, normalmente se seleccionan los elementos que

ofrecen la más alta confiabilidad bajo las condiciones de operación establecidas. En la selección

de los dispositivos inciden diversos factores: esfuerzos, ambiente de operación, factores de carga,

y las temperaturas de operación, tanto para el sistema como para los componentes. Debido a que

la temperatura de operación es especialmente crítica en la selección de los dispositivos, los

modelos de predicción deberán considerar diferentes métodos para calcular las variaciones de

temperatura [13], [14].

En ocasiones, mediante mediciones, es posible conocer el incremento de la temperatura (∆T) o

la temperatura de unión (Tj). Otras veces ésta puede determinarse a partir de ciertos factores del

dispositivo (conocidos o proporcionados por el fabricante). En las ocasiones en las que no se

conoce nada acerca de la temperatura de un componente, se deberá usar un incremento de

temperatura estandarizado (∆Tdefault). Emplear un método incorrecto para determinar la

temperatura de unión podría conducir no solo a una temperatura de unión equivocada, sino

también a un análisis de confiabilidad del sistema incorrecto.

En el análisis de confiabilidad deberá seleccionarse entonces el método de cálculo de

temperatura apropiado, basándose en el conocimiento de los factores de temperatura disponibles

para dicho componente. El centro de análisis de confiabilidad (RAC por sus siglas en inglés:

Reliability Analysis Center) proporciona cinco diferentes métodos para la estimación de la

temperatura en semiconductores (diodos, transistores y tiristores):

3.3.1 Temperatura ambiente + incremento de temperatura estándar

El uso de este método es apropiado cuando no se dispone de información específica acerca de la

temperatura del componente. El RAC asigna un valor estándar al incremento de la temperatura

∆Tdefault, de acuerdo al tipo de componente seleccionado. Por ejemplo, para un circuito integrado

digital sin sellado hermético, el valor de ∆Tdefault =13ºC. La estimación de la temperatura de unión

Tj, está determinado por:

defaultaj TTT ∆+= (3.6)

Capítulo 3

44

3.3.2 Temperatura ambiente + incremento de temperatura real

Este método puede emplearse si, a través de un examen de los dispositivos, se conoce el

incremento real de temperatura. Dado que el valor del incremento de temperatura ∆Treal es

conocido, no es necesario introducir otra información. En este caso, la estimación de la

temperatura de unión Tj, está determinado por:

realaj TTT ∆+= (3.7)

3.3.3 Temperatura ambiente + resistencia térmica *Pd

En caso de que no sea posible medir la temperatura del dispositivo, pero se puedan estimar tanto

la resistencia térmica (θja) como las pérdidas a disipar por el dispositivo (Pd), entonces puede

aproximarse el valor del incremento de temperatura mediante:

jadaj PTT θ*+= (3.8)

Donde:

sacsjcja θθθθ ++= (3.9)

Siendo:

θja: Resistencia térmica unión-ambiente

θjc: Resistencia térmica unión-encapsulado

θcs: Resistencia térmica encapsulado-disipador2

θsa: Resistencia térmica disipador-ambiente

2 Para el adhesivo del disipador, este valor de resistencia térmica se encuentra entre 0.5 y 0.7 ºC/W

Capítulo 3

45

Mediante la combinación de (3.8) y (3.9) se obtiene una expresión para la resistencia térmica

disipador-ambiente:

)( jccsd

ajsa P

TTθθθ +−

−= (3.10)

Para determinar el valor máximo de la resistencia térmica entre el disipador y el ambiente

θsa,max, se emplea el valor máximo de Tj:

)(max,max, jccs

d

ajsa P

TTθθθ +−

−= (3.11)

3.3.4 Temperatura de encapsulado + Resistencia térmica *Pd

Otra forma de estimar la temperatura de unión, es empleando resistencia térmica θjc:

jcdCj PTT θ*+= (3.12)

Escoger entre este método de cálculo y el anterior depende del tipo de resistencia térmica. El

término θja se refiere a la diferencia de temperatura entre el componente y el medio ambiente

cuando dicho componente consume 1 Watt de potencia. A su vez, el término θjc se refiere a la

medición de la diferencia de temperatura entre el componente y su encapsulado.

La elección entre (3.8) y (3.12) depende de si el componente puede tener una temperatura

diferente a la del tablero en que estuviese instalado. Si el enfriamiento del dispositivo se realiza

de alguna manera (disipador, líquido de enfriamiento, ventilación forzada, etc.), se deberá usar la

ecuación (3.12). Sin embargo, cuando ésta se emplea deberá conocerse (o tener la factibilidad de

estimar) la temperatura real del encapsulado, la resistencia térmica θjc y la potencia disipada por

el dispositivo.

Capítulo 3

46

3.3.5 Temperatura ambiente + ∆T * Stress

Este método proporciona un modelo de la temperatura en un semiconductor, empleando los

esfuerzos eléctricos y la diferencia de temperatura del dispositivo:

StressTTT aj *∆+= (3.13)

Este método puede ser empleado cuando se conoce el diferencial de temperatura ∆T entre el

componente y su ambiente; tomando en cuenta la proximidad de otra fuentes o disipadores de

calor. El esfuerzo considerado es la razón entre la corriente de operación y la corriente aplicada.

3.3.6 Estimación de THS en un capacitor

Para estimar el valor de THS, en un capacitor, es necesario conocer las pérdidas (PLOSS) y la

resistencia térmica (θth) de este dispositivo:

thLOSSaHS PTT θ*+= (3.14)

Siendo:

ESRIP RMSLOSS *2= (3.15)

Donde: IRMS= corriente eficaz

ESR= resistencia serie equivalente

Capítulo 3

47

3.3.7 Estimación de THS en un inductor

Para estimar el valor de THS del inductor, se emplea un valor estándar para el incremento de la

temperatura ∆Tdefault, de acuerdo a [12]

defaultaHS TTT ∆+= *1.1 (3.16)

3.3.8 Comentarios a los métodos para modelar la temperatura en los componentes.

Es importante que los modelos de predicción de la confiabilidad sean flexibles en la manera en

que se calcula la temperatura de unión. Con base en la información conocida acerca de un

dispositivo, el análisis de confiabilidad puede seleccionar el mejor método para el cálculo de la

temperatura de unión. Es importante recalcar que en este trabajo se empleará el Método 3

definido por jadaj PTT θ*+= .

Capítulo 3

48

3.4 Estimación de confiabilidad en convertidores de potencia: Ejemplo

Para ejemplificar el procedimiento de la estimación de confiabilidad, se selecciona el sistema de

dos etapas de la figura 3.1. La primera etapa consiste de un convertidor elevador entrelazado

(boost interleaved), el cual extrae una corriente de bajo rizo desde la fuente de CD. La segunda

etapa consiste en el clásico inversor reductor (buck). Las especificaciones del sistema, propuestas

de manera arbitraria para este ejemplo, son las siguientes: fS(Boost)=75 kHz, fS(Inverter)=5 kHz,

Vin=170 V, VC=350 V, Vca=220 V, Ta=55 ºC. El listado de componentes del circuito,

características y esfuerzos se incluyen en la Tabla 3.6.

TABLA 3.6 TIPOS Y VALORES DE LOS COMPONENTES PARA TOPOLOGÍA DEL EJEMPLO

Dispositivo Características Esfuerzos T1-T2 ID,max=4.5 A, Pd (T1-T2)=6.8 W TA-TD3 VDS,max=560 V, Pd (TA-TD)=2,5 W RDS(on)=0.95 Ω ID =1.5 A Pd,max=50 W @25°C VDS=350 V θjc=2.5 °C/W

SPP04N50C3

CISS=470 pF Tj,max=150 ºC

IF,max=15 A, Vs=(350/600)=0.58 VR,max=600 V, Pd =9.92 W VF=3.2 V

D1-D2 15ETX06

θjc =0.66 °C/W

Tj,max=175 ºC

L1-L2 Inductor 6.93 mH ∆Tdefault= 35 ºC 1.096 µF @ 400 V S=(350 /400)=0.875 C Capacitor

película de propileno metalizado THS=55 ºC

3 En este inversor se utilizan los diodos intrínsecos (body diodes)

Capítulo 3

49

Fig. 3.1 Esquemas de dos etapas: convertidor boost interleaved + inversor back

La Fig. 3.2 resume el procedimiento para la obtención del MTBF.

Fig. 3.2. Procedimiento para el cálculo del MTBF

Una vez conocidos los tipos y valores de los componentes, el valor de λb puede obtenerse de

manera rápida en el MIL-HDBK-217F; sin embargo, los factores de esfuerzos deben calcularse

Capítulo 3

50

para aplicaciones particulares. Esos factores dependen de los máximos valores de voltaje y

corriente en los dispositivos. Dichos parámetros se pueden obtener a través de simulaciones de la

etapa de potencia realizadas en PSIM© u otro similar.

A partir de los datos de voltajes y corrientes máximos, y de la potencia disipada, el software

RELEX® [15] calcula los factores de esfuerzo en cada componente. Se calculan y grafican los

parámetros de confiabilidad tales como la tasa de fallo, el MTBF y sus comportamientos contra

temperatura o tiempo. Los cálculos se enfocan exclusivamente a los dispositivos de la etapa de

potencia y no incluyen los circuitos de control, impulsores (drivers), ni otros periféricos.

3.4.1 Estimación de la tasa de fallo del capacitor

El modelo de Eyring para el capacitor es:

( )EQVCTbC πππππλλ = (3.17)

Empleando (3.3), (3.4) y la Tabla 3.2, se calcula el valor de πC, πV y πT:

021.1096.1 23.023.0 === CCπ (3.18)

59.716.0

16.0

54003505

=⎟⎟⎠

⎞⎜⎜⎝

⎛+⎟

⎠⎞

⎜⎝⎛=⎟

⎟⎠

⎞⎜⎜⎝

⎛+⎟

⎠⎞

⎜⎝⎛=

SVπ (3.19)

7.12981

2735511006.4

2981

2731

10617.835,0 3

5===

⎟⎠⎞

⎜⎝⎛ −

+−⎟

⎠⎞

⎜⎝⎛ −

+− − x

THSxT eeπ (3.20)

Capítulo 3

51

La Tabla 3.7 resume los valores empleados para el cálculo de la tasa de fallo λc del capacitor

TABLA 3.7 FACTORES DE AJUSTE PARA EL CAPACITOR

λC (fallas/106 hrs.)

λb (fallas/106 hrs.)

πC

πV

πT

πQ

πE

0.048 0.00037 1.021 7.59 1.7 10 1

3.4.2 Estimación de la tasa de fallo del transistor (T1, T2)

El modelo de Eyring para el transistor es:

( )EQATbC ππππλλ = (3.21)

Para poder determinar πT del transistor es necesario calcular primero la temperatura de unión Tj

y, como se mencionó en la sección 3.3, existen diversos métodos.

Sustituyendo los valores de la Tabla 3.6 en (3.11), se obtiene que:

)/(º97.10)5.05.2(8.6

55150max, WCsa =+−

−=θ (3.22)

Los fabricantes de dispositivos recomiendan un margen de entre un 10% y 15% del valor de θsa,

para asegurar un enfriamiento adecuado. Por lo tanto, aplicando un margen del 15% a θsa,max, se

tiene:

)/(º32.9%85*)97.10( WCsa ==θ (3.22a)

Sustituyendo este valor en (3.9), se calcula la resistencia térmica unión-ambiente θja

Capítulo 3

52

)/(º32.1232.95.05.2 WCsacsjcja =++=++= θθθθ (3.23)

Con base en (3.8) y empleando el valor de pérdidas (Tabla 3.6), se estima la temperatura de

unión para el transistor:

CPTT jadaj º 8.138)32.12(*8.655* =+=+= θ (3.24)

Este valor de Tj, se emplea en la Tabla 3.2 para estimar πT.

96.52981

2738.13811925

2981

27311925

===⎟⎠⎞

⎜⎝⎛ −

+−⎟

⎠⎞

⎜⎝⎛ −

+−

ee TTπ (3.25)

La Tabla 3.8 resume los valores empleados para el cálculo de la tasa de fallo λc de cada

transistor del elevador (T1 y T2).

TABLA 3.8 FACTORES DE AJUSTE PARA LOS TRANSISTORES T1,T2

λC (fallas/106 hrs.)

λb (fallas/106 hrs.)

πA

πT

πQ

πE

4.57 0.012 8 5.96 8 1

De igual manera, para los transistores del inversor TA a TD, la Tabla 3.9 resume los valores

empleados para el cálculo de la tasa de fallo λc de cada transistor empleando la misma

metodología, solamente variando la potencia disipada Pd=2.5 W.

Capítulo 3

53

TABLA 3.9 FACTORES DE AJUSTE PARA LOS TRANSISTORES TA-TD

λC (fallas/106 hrs.)

λb (fallas/106 hrs.)

πA

πT

πQ

πE

4.1 0.012 8 5.34 8 1

3.4.3 Estimación de la tasa de fallo del diodo

El modelo de Eyring para el diodo es:

( )EQSTbC ππππλλ = (3.26)

Empleando (3.5) y la Tabla 3.6, se calcula el valor de πS.

269.0600350 43.2

43.2 =⎟⎠⎞

⎜⎝⎛== ss Vπ (3.27)

El procedimiento para calcular Tj y πT del diodo, es similar al realizado en el transistor. Se

calcula el valor máximo de la resistencia térmica disipador-ambiente para el diodo. En este caso

la temperatura de unión máxima permitida Tj,max es 175 ºC y las potencia disipada por el diodo es

de 9.92 Watts, y:

)/(º29.10)5.03.1(92.9

55175max, WCsa =+−

−=θ (3.28)

Empleando nuevamente un margen del 15 % en este valor:

)/(º75.8%85*)29.10( WCsa ==θ (3.28a)

Capítulo 3

54

Finalmente se estima la temperatura de unión

)/(º55.1075.85.03.1 WCsacsjcja =++=++= θθθθ (3.29)

CPTT jadaj º 6.159)55.10(*92.955* =+=+= θ (3.30)

Empleando este valor en la tabla 3.2, obtenemos el valor del factor πT para el diodo, bajo estas

condiciones de operación:

25.252981

2736.15913091

2981

27313091

===⎟⎠⎞

⎜⎝⎛ −

+−⎟

⎠⎞

⎜⎝⎛ −

+−

ee TTπ (3.31)

La Tabla 3.10 resume los valores empleados para el cálculo de la tasa de fallo λc del diodo.

TABLA 3.10 FACTORES DE AJUSTE PARA EL DIODO

λC (fallas/106 hrs.)

λb (fallas/106 hrs.)

πS

πT

πQ

πE

1.36 0.025 0.269 25.25 8 1

3.4.4 Estimación de la tasa de fallo del inductor

El modelo de Eyring para el inductor es:

( )EQTbC πππλλ = (3.32)

Para estimar el valor de THS del inductor, se emplea (3.16). En este caso el MIL-HDBK-217F

sugiere un valor estándar para ∆Tdefault= 35 ºC [12]

Capítulo 3

55

CTHS º 5.93)35(*1.155 =+= (3.33)

Empleando la Tabla 3.2 se obtiene πT:

22.22981

2735.9311027.1298

1273

110617.8

11.0 35

===⎟⎠⎞

⎜⎝⎛ −

+−⎟⎟

⎠

⎞⎜⎜⎝

⎛−

+− − xTx

T ee HSπ (3.34)

La Tabla 3.11 resume los valores empleados para el cálculo de la tasa de fallo λc del inductor.

TABLA 3.11 FACTORES DE AJUSTE PARA EL INDUCTOR

λC (fallas/106 hrs.)

λb (fallas/106 hrs.)

πT

πQ

πE

2x10-4 0.00003 2.22 3 1

3.5 Distribución de la tasa de fallo en el sistema de dos etapas

La tasa de fallo global del sistema se estima empleando (3.2). Para este caso la tasa de fallo del

sistema de dos etapas a temperatura ambiente es:

.10/3.28102)36.1(2)1.4(4)57.4(2048.0 64

1hrsfallasxxxx

m

jjT =++++== −

=∑ λλ (3.35)

En este ejemplo se observa que los transistores tienen una aportación importante en la tasa de

fallo global λT, ya que aproximadamente un 90% de la tasa de fallo corresponde a este

dispositivo. Esto se ilustra en la Fig. 3.3

Capítulo 3

56

Fig. 3.3 Distribución de la tasa de fallo global en un sistema de dos etapas

En la Fig. 3.4 se observan los valores de λC correspondientes a cada uno de los elementos que

conforman el esquema. Los transistores del convertidor elevador (T1y T2) presentan un valor de

aproximadamente 9.15 fallas/106 horas; mientras que los del inversor (TA a TD), presentan 16.41

fallas/106 horas, debido principalmente a pérdidas mayores en conmutación y en compuerta. Es

notable que los inductores tengan una aportación mínima a la tasa de fallo en esta topología.

Aunque en algunos esquemas los capacitores pueden ser los menos confiables y en otras los

inductores puedan ser los más críticos, en este caso los transistores resultaron ser los dispositivos

con una menor confiabilidad.

Fig. 3.4 Valores de la tasa de falla correspondientes a cada elemento en el sistema de dos etapas

Capítulo 3

57

En la Fig. 3.5 se observa el comportamiento de la tasa de fallo de cada etapa ante variaciones de

la temperatura. Se puede observar que el inversor presenta una mayor aportación a la tasa de fallo

global del sistema.

Fig. 3.5 Variación de la tasa de fallo de cada etapa que conforman el sistema

Dado que son recíprocos, una menor tasa de fallo global de un sistema λT corresponde a un

mayor MTBF. Esto se puede apreciar en la Fig. 3.6, donde se exhibe la relación de la tasa de fallo

y el MTBF, así como su dependencia con la temperatura. Un manejo adecuado de la temperatura

en los dispositivos dará una mayor expectativa de vida útil.

Capítulo 3

58

Fig. 3.6 Comportamiento del MTBF y la tasa de fallo ante las variaciones de la temperatura ambiente

Mediante el modelo exponencial de la confiabilidad (2.8), una vez determinado el valor de λC

es posible estimar la confiabilidad de un sistema. En la Fig. 3.7 se observa la confiabilidad

estimada para cada etapa que conforma el sistema bajo análisis.

Fig. 3.7 Estimación de la confiabilidad de cada etapa ante variaciones del tiempo de operación (x 1000 hrs.)

Capítulo 3

59

3.5.1 Comentarios a los resultados obtenidos en el ejemplo

En la topología analizada, el transistor resulto ser el dispositivo con la tasa de fallo de valor

mayor. Le siguen en orden de importancia los diodos. Otros componentes, como el inductor y el

capacitor cerámico, no contribuyen significativamente a la tasa de fallo.

En los transistores, el factor que mas influencia tiene en la tasa de fallo es el esfuerzo en

temperatura (πT). Este factor depende básicamente de las perdidas y el disipador (Pd, θsa). La

confiabilidad puede mejorarse mediante una selección óptima del disipador (usando enfriamiento

forzado de ser necesario), a través de la reducción de las pérdidas (conducción, conmutación o

de compuerta según sea el caso)4, e incluso empleo de técnicas de conmutación suave.

En todos los dispositivos influye el factor de ajuste πT, y deberá tomarse en cuenta como un

medio para mejorar la confiabilidad, por lo que el diseño térmico tendrá relevancia para el logro

de este objetivo.

Cabe resaltar que las conclusiones obtenidas aplican sólo a la topología analizada. Hasta el

momento, los análisis se han realizado exclusivamente a las etapas de potencia operadas en modo

de conmutación dura.

4 La distribución de perdidas dependerá de diversos factores como son la frecuencia de conmutación, el tipo de transistor empleado e incluso la topología.

Capítulo 3

60

3.6 Bibliografía del capítulo

[1] W. Denson, “The history of reliability prediction”. IEEE Trans. on Reliability, Vol. 47, issue 3, Sept. 1998 Page(s): SP321-SP328

[2] R. Evans. “Electronics Reliability: A personal view”, IEEE Trans. on Reliability vol. 47, issue 3, Sept. 1998; Page(s):SP329-SP332

[3] A. Kleyner, M. Bender; “Enhanced reliability prediction method based on merging military standards approach with manufacturer's warranty data”, Proc. of Reliability and Maintainability Annual Symposium. RAMS 2003 Page(s):202 – 206.

[4] M. Pecht, F. Nash, “Predicting the reliability of electronic equipment”; Proc. of the IEEE Vol. 82, Issue 7; July 1994 Page(s):992 – 1004

[5] A. Black, W. Martin, “The Bellcore Reliability Prediction Procedure”. Proc. of the IEEE Global Telecommunications Conference 1988, Page(s):70 - 76

[6] Xijin Tian, B. Edson, “A prediction based design-for-reliability tool”, Proc. of Reliability and Maintainability Annual Symposium, RAMS 2004 Page(s):412 - 417

[7] J. Jones, J. Hayes; “A Comparison of electronics-Reliability prediction models”, IEEE Transactions on reliability, Vol. 48, No 2, 1999 June, Page(s):127-134

[8] M. Economou, “The Merits and limitations of reliability Predictions,” Proc. of Reliability and Maintainability Annual Symposium, RAMS 2004 Page(s):352 - 357

[9] G.F. Watson, “MIL reliability a new approach”, Spectrum, IEEE Vol. 29, Issue 8, Aug. 1992 Page(s):46 – 49

[10] S.F. Morris, J.F. Reilly, “MIL-HDBK-217 a favorite target”, Proc. of Reliability and Maintainability Annual Symposium, RAMS 1993 Page(s):503 – 509

[11] M. Cushing, D. Mortin, T. Stadterman, A. Malhorta. “Comparison of electronics-Reliability Assesment Approaches”, IEEE Transactions on reliability Vol. 42, No 4, 1993 December, Page(s):542-546

[12] Reliability Prediction of Electronic Equipment, Military Handbook 217-F, 1991

[13] RELEX articles, “Calculating Junction Temperature Variations” [online] Available: www.relex.com/resources/art/art_prism3.asp

[14] RELEX articles, “Thermal Management and Reliability: Heat Sinks” [online] Available: www.relex.com/resources/art/art_heatsinks.asp

[15] RELEX reliability studio [online] Available: www.relex.com/

Capítulo 4

61

CCAAPPÍÍTTUULLOO 44

MMeettooddoollooggííaa ppaarraa ooppttiimmiizzaarr llaa

ccoonnffiiaabbiilliiddaadd ddee iinnvveerrssoorreess eenn aapplliiccaacciioonneess ffoottoovvoollttaaiiccaass

4.1 Introducción al capítulo

De acuerdo al objetivo general planteado, se desarrolló una metodología que permite

maximizar la confiabilidad en un sistema fotovoltaico. La metodología puede aplicarse a

cualquier tipo de convertidor electrónico de potencia pero es requisito indispensable estimar los

esfuerzos y pérdidas en los componentes. Si bien la metodología llega a ser extensa en los que se

refiere a los cálculos, el empleo de recursos de software modernos permite agilizar algunos pasos.

En este capítulo se describe la metodología para maximizar la confiabilidad en los convertidores

de potencia. Se incluye un ejemplo de aplicación de la metodología sobre una topología

seleccionada: el inversor elevador (boost).

Capítulo 4

62

4.2 Descripción de la Metodología

La topología para optimizar la confiabilidad en un convertidor de potencia comprende siete

etapas, (nombradas de la A a la G). Estas etapas se describen a continuación:

A. Establecer una meta del tiempo medio entre fallas MTBF

Para sistemas fotovoltaicos el MTBF deseable sería de alrededor de 87,600 horas

(aproximadamente 10 años, según las tendencias tecnológicas actuales) [1], [2].

Alternativamente, puede proponerse un valor de tasa de fallos.

B. Seleccionar una topología acorde a los requerimientos de la aplicación.

La selección de una topología adecuada es el paso más importante para lograr un diseño

confiable. Existe una gran cantidad de opciones disponibles para implementar la etapa de

potencia; sin embargo, cada topología tiene sus limitaciones, ventajas y desventajas

inherentes (en el Capítulo 1 se realizó un análisis de las diversas topologías reportadas). La

selección de la topología deberá tomar en cuenta diversos parámetros: el intervalo de

potencia, la frecuencia de conmutación, los voltajes de las celdas y de la red,

requerimientos de aislamiento, modularidad, etc. En el Apéndice A se establecen algunos

criterios para la selección preliminar de la topología.

C. Desarrollar un modelo basádo en la técnica de diseño de experimentos (DOE)

Esta técnica es también conocida como “experimentos 2n factoriales” [3]-[5]. Éste es un

método estadístico muy eficiente, basado en el estudio sistemático de los efectos de los

diversos factores sobre una variable de interés. La técnica de DOE se describe en la

sección 4.3

D. Calcular los valores de los componentes y estimar el valor de MTBF

Los cálculos se hacen para las diferentes combinaciones de los parámetros establecidos en

la técnica de DOE. En este punto se requiere conocer los esfuerzos y las pérdidas de los

dispositivos para las diversas combinaciones de los parámetros. El valor de MTBF puede

calcularse con el procedimiento establecido en el estándar MIL-HDBK-217F (descrito en

el Capítulo 3).

Capítulo 4

63

E. Verificar el valor del MTBF

En este punto se verifica si se satisface la meta propuesta al inicio del proceso de

optimización. Es posible que alguna de las combinaciones de los parámetros que afectan al

MTBF satisfaga el valor límite establecido en el paso A. En ese caso, la selección de los

dispositivos empleados para la estimación de la confiabilidad pasará de preliminar a

definitiva. Para este paso se pueden considerar algunos de los lineamientos descritos en el

Apéndice B.

F. Obtener la ecuación de ponderación.

Por otro lado, si ninguna combinación de parámetros logra el valor límite establecido del

MTBF, se deberá realizar un análisis de varianza con el objetivo de obtener una ecuación

de ponderación para determinar cuales parámetros (y/o interacciones) tienen un efecto

significativo en el MTBF.

G. Optimizar elementos críticos.

Este paso se refiere a identificar los componentes críticos en la topología y los factores π

con mayor contribución a las tasa de fallo. Los factores π deberán optimizarse usando

técnicas de derating y consideraciones térmicas.

Si la optimización del diseño no alcanza un valor que satisfaga los objetivos (valor establecido

del MTBF), deberá seleccionarse una topología diferente y repetir el proceso. En algunos casos

podría ser necesario el uso de segmentación modular o redundancia, pero deberán tomarse en

cuenta las limitaciones en costo. La metodología se muestra gráficamente en la Fig. 4.1, como un

diagrama de flujo.

Capítulo 4

64

Fig. 4.1. Diagrama de flujo para un diseño confiable

4.3 Diseño de Experimentos

La técnica de diseño de experimentos (DOE) es un método estadístico muy eficiente que estudia

de manera sistemática el efecto de los parámetros de diseño en el comportamiento del circuito.

Esto permite al diseñador analizar y cuantificar los efectos e interacciones entre los parámetros

que afectan la confiabilidad. Una vez identificados los parámetros de mayor impacto, pueden ser

tratados de una manera sistemática. La secuencia se describe a continuación:

Capítulo 4

65

1. Definir los n parámetros a considerar en el modelo. Esto se puede hacer utilizando un

diagrama de Ishikawa [6], que ayude a organizar las relaciones causa-efecto de los parámetros.

2. Seleccionar los niveles de los parámetros. Este paso involucra la selección de los límites

(niveles) máximo (Max) y mínimo (Min) de cada parámetro seleccionado en el paso previo.

3. Calcular el número de combinaciones nC de los parámetros. Para ello, se emplea la técnica

de diseño factorial fraccional [7] la cual consiste en la selección cuidadosa de un subconjunto

(fracción) de combinaciones del diseño factorial completo. De acuerdo con la estrategia de

diseño factorial fraccional, hay nC = 2n-1 entradas o combinaciones. Con base en esto se

establece una matriz de diseño apropiada. El diseño se realizará tantas veces como entradas

(combinaciones) haya en la matriz.

4. Definir el número de interacciones nI considerando las combinaciones binarias no

repetitivas de dos parámetros. El término “interacción” se refiere al efecto combinado de

dos parámetros en la variable de salida. Este paso implica analizar los resultados empleando

herramientas de análisis estadístico para determinar que parámetros y/o interacciones tiene un

efecto significativo en la variable de interés definida en el paso 1. Con la ayuda de algunos

programas de cálculo recientes como el QuART PRO®, este paso puede realizarse de manera

más sencilla [8].

5. Calcular el promedio aritmético global del MTBF . En este punto la ecuación a emplear es:

∑=

=nc

jjMTBF

ncMTBF

1

1 (4.1)

Capítulo 4

66

donde MTBFj es el tiempo medio entre fallas obtenido con la j-ésima combinación de los

parámetros de entrada.

6. Cálculo de promedios y suma de cuadrados de los parámetros. Para cada parámetro par,

calcular los siguiente:

6a) El promedio aritmético del MTBF obtenido cuando el parámetro considerado tiene el

valor máximo:

∑=

==2/

1|2)(

nc

jMaxparjpar MTBF

ncMaxAvg (4.2)

El promedio aritmético cuando el parámetro considerado tiene el valor mínimo:

∑=

==2/

1|2)(

nc

jMinparjpar MTBF

ncMinAvg (4.3)

La diferencia entre estos dos promedios:

parparpar MinAvgMaxAvgAvg )()( −=∆ (4.4)

6b) La suma cuadrados SSpar, usando:

21

)(2par

n

par Avgn

SS ∆=−

(4.5)

Capítulo 4

67

7. Cálculo de promedios y suma de cuadrados de las interacciones. Para cada interacción int,

calcular los siguiente:

7a) El promedio aritmético del MTBF obtenido cuando la interacción considerada tiene el

valor máximo:

∑=

==2

1

2 /nc

jMaxintjint |MTBF

nc)Max(Avg (4.6)

El promedio aritmético cuando la interacción considerada tiene el valor mínimo:

∑=

==2/

1intint |2)(

nc

jMinjMTBF

ncMinAvg (4.7)

La diferencia entre estos dos promedios:

intintint )Min(Avg)Max(AvgAvg −=∆ (4.8)

7b) La suma cuadrados SSint, usando:

212 )Avg(

nSS int

n

int ∆=−

(4.9)

8. Calcular el error acumulativo ε, el cual está definido por:

( )∑=

=ni

jjintSS

1ε (4.10)

Capítulo 4

68

9. Obtener el valor cuadrado medio (MS) de los parámetros, las interacciones y el error

acumulativo. Existen diferentes grados de libertad involucrados en el proceso: DFpar para los

parámetros, DFint para las interacciones y DFε para el error acumulativo. Dado que cada

parámetro solo tiene dos niveles (Max y Min), se pueden aplicar varias simplificaciones:

DFpar= 1, DFint = 1 y DFε = nI. Con estas simplificaciones el valor para el cuadrado medio de

los parámetros es:

par

parpar DF

SSMS = (4.11)

El valor del cuadrado medio para las interacciones está definido por:

int

intint DF

SSMS = (4.12)

El valor del cuadrado medio para el error acumulativo está definido por:

εε

εDF

MS = (4.13)

10. Calcular la razón Fpar. Para cada parámetro la razón Fpar se calcula con:

εMSMS

F parpar = (4.14)

Capítulo 4

69

11. Hallar el término F(α,DFpar,DFε). Este término representa el valor crítico de la distribución

estadística de Fisher-Snedecor, y puede hallarse en la mayoría de los libros de estadística [9].

A su vez, la variable α representa el nivel de significación para las pruebas. Según Fisher, el

nivel de significación estadística equivale a la magnitud del riesgo que está dispuesto a correr

el investigador, de cometer el error de rechazar una hipótesis nula verdadera (el llamado error

tipo I).

Para la mayoría de los propósitos1, el nivel de significación previamente establecido suele ser

de 0.05, aunque en áreas de investigación más rigurosas se trabaja con un nivel de

significación de 0.01. Si el valor calculado de F es mayor que el valor obtenido en tablas para

F(α,DFpar,DFε), entonces el parámetro tendrá un efecto significativo en el MTBF y deberá

incluirse en el proceso de optimización. En caso contrario deberá excluirse.

12. Determinar los parámetros de mayor influencia en el MTBF. Para un valor específico de

α, los parámetros que tienen el mayor impacto se identifican a través del análisis de variancia

del paso previo. Para mejorar el MTBF, los parámetros que deben ajustarse podrán obtenerse

con la siguiente ecuación de ponderación:

∑=

∆+=

n

par

parAvgMTBFMTBF

1 )DF,DF,( parF

εα (4.15)

donde MTBF es calculado con (4.1). Para optimizar el diseño, los parámetros con coeficientes

positivos se incrementan al valor máximo permitido, mientras que los parámetros con

coeficientes negativos se reducen.

1 De manera universal y arbitraria, dicho nivel se ha fijado entre 0.05 y 0.01 de error y en 0.95 y 0.99 de certeza para aceptar hipótesis, por que se espera un 5% de variación en las mediciones.

Capítulo 4

70

4.4 Ejemplo de diseño

Para ejemplificar la metodología, se aplicará cada uno de los pasos que la conforman, en una

topología seleccionada y se procederá a optimizar la confiabilidad de la misma.

A.- Establecer el MTBF. El MTBF seleccionado es 10 años o 87600 horas.

B.- Seleccionar una topología acorde a los requerimientos de la aplicación. Se selecciona el

inversor elevador [10] de la Fig. 4.2, y se aplican los pasos previamente descritos. El inversor

seleccionado pertenece a la clasificación de múltiples etapas de conversión – un módulo. Es un

circuito simétrico formado por dos convertidores CD/CD bidireccionales los cuales se conectan

en paralelo con una fuente de CD y la carga se conecta de manera diferencial, entre las dos

salidas. Cada convertidor se modula para producir una salida unipolar sinusoidal desfasada 180º

de la otra2.

Fig.4.2 Inversor elevador

C.- Desarrollar un modelo basándose en la técnica de diseño de experimentos (DOE)

1 Definir los “n” parámetros a considerar en el modelo.

De acuerdo a análisis de confiabilidad previos, hechos a diversas topologías, para sistemas

fotovoltaicos interconectados a la red, algunos de los parámetros para la elección de la etapa de

2 En este inversor se utilizan los diodos intrínsecos (body diodes)

Capítulo 4

71

potencia son3: el intervalo de potencia Po, la tensión de la red Vca, la tensión del arreglo de las

celdas Vin, y la frecuencia de conmutación fs [11]. Por lo tanto, el DOE deberá incluirlos. En la

Fig. 4.3 se muestra el diagrama de Ishikawa para el MTBF y los parámetros de posible impacto

sobre dicha variable. En este caso n=4

Fig. 4.3 Diagrama de Ishikawa

2 Seleccionar los niveles de los parámetros.

Este paso involucra la selección de los valores máximo (Max) y mínimo (Min) para los cuatro

parámetros seleccionados previamente. Los valores se muestran en la Tabla 4.1.

TABLA 4.1 PARAMETROS Y SUS RESPECTIVOS NIVELES

3 En este ejemplo, se asumió que los parámetros tienen libertad de variación. Esto puede no ser posible en muchos casos. Por ejemplo, el voltaje de salida podría ser una especificación fija de diseño y, por lo tanto, no debería incluirse en el análisis del DOE.

Capítulo 4

72

3 Calcular el número de combinaciones nC de los parámetros

Para este caso tenemos 4 parámetros (n = 4) con 2 niveles cada uno. Por lo tanto, la matriz de

diseño tendrá 8 combinaciones, como se muestra en la Tabla 4.2. El inversor elevador se diseña

con las combinaciones de parámetros de diseño indicadas en cada fila.

TABLA 4.2 MATRIZ DE DISEÑO ORTOGONAL CON RESULTADOS DEL MTBF

D. Calcular el valor de los componentes y estimar el valor de MTBF para las diferentes

combinaciones de los parámetros establecidos en la matriz de diseño. El valor de cada elemento

se calculado de acuerdo al procedimiento descrito en la referencia [10].

El valor del inductor L, puede ser calculado con:

2

22

)2(11.0 incaso

inca

VVfPVVL

+= (4.16)

El valor rms de la corriente de salida Irms está determinada por:

Capítulo 4

73

2

2125.14 ⎟⎟

⎠

⎞⎜⎜⎝

⎛++=

ca

in

in

orms V

VVPI (4.17)

El valor del capacitor C, se determina con:

2)2(02.0 incas

o

VVfPC

+= (4.18)

El valor del voltaje máximo en el capacitor Vcmax es:

cain VVVc 2max += (4.19)

Una vez determinados los valores de los componentes, los esfuerzos eléctricos y las pérdidas

se determinan por medio de simulación; con ello es posible estimar la confiabilidad, la tasa de

fallo y el MTBF, de acuerdo al procedimiento establecido en el Capítulo 3.

Es necesario conocer los esfuerzos en tensión, corriente y las pérdidas de cada componente

para poder estimar la confiabilidad de acuerdo a las condiciones establecidas en cada aplicación,

para ello se puede utilizar PSIM® o algún software similar. En la última columna de la Tabla 4.2

se indican los valores obtenidos del MTBF. Los cálculos de confiabilidad se realizaron usando

RELEX®. No se incluyen en el análisis el circuito de control y otros elementos tales como los

driver’s para transistores.

E. Verificación del MTBF. En este caso, ninguna combinación de parámetros en la matriz de

diseño alcanza el valor deseado de MTBF (>87600 horas), por lo tanto es necesario continuar con

el procedimiento de optimización.

Capítulo 4

74

F. Obtener la ecuación de ponderación. Los resultados se analizan con ayuda de herramientas

estadísticas para determinar cuáles parámetros y/o interacciones tienen un efecto significativo en

el MTBF.

4 Definir el número de interacciones nI.

El número de interacciones es seleccionado considerando las combinaciones binarias no

repetidas de dos parámetros. Dado que en este caso hay 4 parámetros, las combinaciones

correspondientes son: AB or CD, BC or AD, y AC or BD. La Tabla 4.3 lista dichas interacciones.

5 Calcular el promedio aritmético global del MTBF .

Éste cálculo se realiza empleando (4.1):

93.5184.517.535.533.534.506.519.487.52 == +++++++MTBF (4.1a)

6. Calcular promedios y suma de cuadrados de los parámetros.

6a) Cálculo de promedios

Para los parámetros, calcular el promedio aritmético del MTBF obtenido cuando el parámetro

considerado tiene el valor máximo, cuando tiene el valor mínimo, y la diferencia entre estos dos

promedios. El procedimiento detallado para el parámetro A es el siguiente. Primero, Avg(Max)A

es el promedio aritmético de los valores en la columna del MTBF en los cuales el parámetro A

toma el valor máximo (Max); es decir: los valores del MTBF de las filas 5 al 8 de la Tabla 4.3.

Para este cálculo se emplea la ecuación (4.2):

97.52)( 451.453.753.553.3 == +++

AMaxAvg (4.2a)

A su vez, Avg(Min)A es el promedio aritmético de los valores en la columna del MTBF en los

cuales el parámetro A corresponde al valor mínimo (Min); es decir: los valores del MTBF de las

Capítulo 4

75

filas 1 al 4 de la Tabla 4.3.Para este cálculo se emplea (4.3):

9.50)( 450.451.648.952.7 == +++

AMinAvg (4.3a)

Empleando (4.4):

07.29.5097.52 =−=∆ AAvg (4.4a)

La Tabla 4.3, resume los valores encontrados para cada parámetro.

TABLA 4.3 INTERACCIONES Y PROMEDIOS DE LOS VALORES MAXIMOS Y MINIMOS

Capítulo 4

76

6b) Cálculo de la suma de cuadrados.

Es necesario calcular la suma de cuadrados para cada parámetro. Usando de nueva cuenta el

parámetro A como ejemplo, y empleando (4.5):

( ) 56.807.24

2 214

==−

ASS (4.5a)

7. Calcular promedios y suma de cuadrados de las interacciones

7a) Calcular los promedios.

Para todas las interacciones, calcular el promedio aritmético del MTBF obtenido cuando la

interacción considerada tiene el valor máximo, cuando tiene el valor mínimo, y la diferencia entre

estos dos promedios.

Por ejemplo, el procedimiento para la interacción AB(or)CD es el siguiente: Primero,

Avg(Max)AB(or)CD es el promedio aritmético de los valores en la columna del MTBF en los cuales

la interacción AB(or)CD corresponde al valor máximo (Max); es decir, los valores del MTBF de

las filas 1, 2, 7 y 8 de la Tabla 4.3. Empleando (4.6):

67.51)( 451.453.748.952.7

)( == +++CDorABMaxAvg (4.6a)

A su vez, Avg(Min)AB(or)CD es el promedio aritmético de los valores en la columna del MTBF

en los cuales la interacción AB(or)CD corresponde al valor mínimo (Min); es decir, los valores

del MTBF de las filas 3 al 6 de la Tabla 4.3. Empleando (4.7):

2.52)( 453.553.350.451.6

)( == +++CDorABMinAvg (4.7a)

Capítulo 4

77

Empleando (4.8):

52.02.5267.51)( −=−=∆ CDorABAvg (4.8a)

7b) Calcular la suma de cuadrados.

Es necesario calcular la suma de cuadrados para cada interacción, empleando (4.9)

( ) 54.052.04

2 214

)( =−−

=CDorABSS (4.9a)

( ) 03.172.04

2 214

)( ==−

BDorACSS (4.9b)

( ) 0008.002.04

2 214

)( ==−

BCorADSS (4.9c)

8 Calcular el error acumulativo.

Con los valores de suma de cuadrados de las interacciones, es posible calcular el error

acumulativo empleando (4.10):

57.10008.003.154.0 =++=ε (4.10a)

9 Calcular el valor del cuadrado medio.

Para este caso el único valor del cuadrado medio que requiere calcularse, es el correspondiente

al error acumulativo. Empleando (4.11):

Capítulo 4

78

52.0357.1

===ε

εε

DFMS (4.11a)

10 Calcular la razón Fpar para cada parámetro.

Empleando (4.12), el resultado para el parámetro A es:

46.1652.056.8

===εMS

MSF AA (4.12a)

11 Comparar Fpar versus F(α,DFpar,DFε ).

Para α = 5 % y el parámetro A, tenemos F(0.05,1,3) = 10.13 [12]. La Tabla 4.4 muestra los

valores de F(α,DFpar,DFε), para diferentes niveles de significación (α) y considerando DFpar=1.

TABLA 4.4 TABLA DE CUANTILES DE LA DISTRIBUCIÓN F

DFpar=1

α DFε

0.20 0.10 0.05 0.01

1 9.47 39.86 161.45 4052

2 3.56 8.53 18.51 98.5

3 2.68 5.54 10.13 34.12

4 2.35 4.54 7.71 21.20

5 2.18 4.06 6.61 16.26

6 2.07 3.78 5.99 13.75

7 2.00 3.59 5.59 12.25

8 1.95 3.46 5.32 11.26

9 1.91 3.36 5.12 10.56

10 1.88 3.29 4.96 10.04

Capítulo 4

79

Dado que el valor calculado para FA es mayor que el encontrado en la Tabla 4.4 para

F(0.05,1,3), entonces el parámetro A se considera como un parámetro de impacto en el MTBF.

Los resultados obtenidos de los cálculos realizados en esta etapa se resumen en la Tabla 4.5

TABLA 4.5 RESULTADOS DEL ANALISIS DE VARIANZA

12 Optimizar los parámetros:

En el análisis de varianza se determinó que los parámetros A (voltaje en el arreglo de celdas) y

C (frecuencia de conmutación) tienen un efecto significativo sobre el MTBF, para un nivel de

α=5%. De acuerdo a (4.15) y a los valores listados en la Tabla 4.3, la ecuación de ponderación

para optimizar el MTBF es:

CA

MTBF13.10

77.113.1007.29.51 −+= (4.15a)

CAMTBF 11.02.09.51 −+= (4.15b)

Capítulo 4

80

Tal como se estableció anteriormente, las variables con coeficientes positivos deberán

incrementarse, y las variables con coeficientes negativos deberán reducirse. De acuerdo a (4.15b),

el voltaje de las celdas debería incrementarse y la frecuencia de conmutación debería reducirse.

La magnitud de los coeficientes proporciona un estimado del grado de impacto del parámetro en

el MTBF. En este caso, el voltaje de entrada y la frecuencia de conmutación resultaron ser los

principales parámetros de afectación.

G. Optimizar elementos críticos. Para poder identificar la relación entre los parámetros y la tasa

de fallo en los dispositivos es necesario realizar un análisis de confiabilidad a nivel componente.

En este caso, el proceso de optimización se basa principalmente en la identificación y cálculo de

los factores de ajuste (π) críticos en el modelo de Eyring, para reducirlos tanto como sea posible.

Para ello es necesario emplear técnicas de derating y manejo térmico.

4.4.1 Derating y manejo térmico

Derating es el proceso de limitar los esfuerzos eléctricos, térmicos y mecánicos en los

componentes electrónicos a una fracción de los valores máximos permitidos. En los componentes

para convertidores de potencia, el derating deberá aplicarse simultáneamente a los esfuerzos

eléctricos y térmicos.

En el análisis de confiabilidad se identificó al transistor como el elemento más propenso a

fallar4, con una aportación de casi el 99% de la tasa de fallo global del sistema (Fig. 4.4).

Históricamente se ha considerado al capacitor electrolítico como el elemento de mayor

aportación de la tasa de fallo; sin embargo, en este caso los transistores presentan la mayor

aportación. En estudios recientes a otras topologías, se ha encontrado una tendencia similar [13]-

[15]. De acuerdo a los fabricantes de capacitores, la explicación es que anteriormente la

confiabilidad se estimaba por medio de modelos basados exclusivamente en la temperatura. De

4 Aplica para este caso especifico (tipo de transistores, topología)

Capítulo 4

81

igual manera, con el empleo de modernas tecnologías, ha mejorado de manera drástica la vida

operacional de los capacitores electrolíticos.

Fig.4.4 Contribuciones a la tasa de fallo

En consecuencia, dado que el transistor presenta la mayor tasa de fallo, la optimización se

enfoca principalmente en sus factores de esfuerzo. Las pérdidas totales en el transistor son de

aproximadamente 25.5 Watts. La Fig. 4.5 presenta la distribución de las pérdidas en cada

transistor5. El 79 % corresponde a las perdidas por conducción Pcond, el 19% a las pérdidas por

compuerta Pxc, y el 2% a las pérdidas por conmutación Psw.

Fig. 4.5 Distribución de pérdidas en cada transistor

5 Para este caso específico de operación (topología, tipo de transistores)

Capítulo 4

82

De acuerdo a estos resultados, deberá mejorarse el factor de temperatura πT. Esto puede lograrse

con el empleo de transistores con derating en corriente. La Fig. 4.6 muestra la variación de la tasa

de fallo empleando diferentes transistores de la misma familia COOLMOS®, pero con un

incremento en el nivel de corriente: 8 A, 12A, 16 A y 21 A. Todos los transistores presentan un

encapsulado TO220. Con la reducción de la relación IRMS/INOM del transistor, de 0.76 a 0.36, se

logra reducir la tasa de fallo hasta un 6 %. De acuerdo a la gráfica, con un valor de derating en

corriente del 36 %, se logra una reducción suficiente de la tasa de fallo sin sobre dimensionar

excesivamente al transistor.

Fig. 4.6 Tasa de fallo vs esfuerzos en corriente del transistor

Se puede notar en esta figura que al utilizarse un transistor con una capacidad de corriente de

16 A (matrícula SPP16N50C3) se produce una reducción leve en la tasa de fallo, del orden del

6%. Paradójicamente, el utilizar un transistor de 21 A (matrícula SPP21N50C3) no se refleja en

una mayor confiabilidad. La razón es que, aunque las pérdidas de conducción son efectivamente

menores, las pérdidas asociadas a la compuerta se incrementan debido a una mayor capacitancia

de compuerta6.

6 Aplica para este caso especifico (tipo de transistores, topología)

Capítulo 4

83

Uno de los parámetros que mayor impacto puede tener sobre la tasa de fallo es el factor de

calidad πQ. En la Fig. 4.7 se observa que podría reducirse la tasa de fallo hasta en un 70 %, con la

reducción de dicho factor de 8 a 2.4. Esto no siempre es posible, ya que aún no se ha

generalizado la fabricación de dispositivos con especificaciones militares.

Fig. 4.7 Tasa de fallo vs πQ del transistor

En el caso de los esfuerzos térmicos, el MTBF mejora aproximadamente un 10% por cada 20 ºC

de derating. El manejo adecuado de la temperatura en los dispositivos dará una mayor

expectativa de vida útil. Las reglas generales del diseño térmico sugieren:

• Seleccionar componentes que generen menos calor,

• Colocar los elementos sensibles a la temperatura lejos de las fuentes de calor.

• Usar encapsulados con baja resistencia térmica

• Emplear eficientemente los disipadores

Capítulo 4

84

Un elemento que incrementa el MTBF es el disipador de los transistores. Basándose en las

ecuaciones (3.8), (3.11) y la Tabla 3.2, es posible determinar el efecto de la resistencia térmica

disipador-ambiente θsa, sobre el MTBF de esta topología (Fig. 4.8).

Fig. 4.8 MTBF vs Resistencia térmica θsa

Se observa que para valores de θsa < 1 se logran niveles del MTBF mayores a 60,000 horas.

Sin embargo, para lograr este valor de θsa, se requiere de disipadores con dimensiones de hasta

25 x 20 x 7 cm. [16]. Es posible reducir el volumen del disipador si se emplea convección

forzada.

4.4.2 Optimización del MTBF

Con el análisis de las tendencias de la tasa de fallo es posible mejorar la confiabilidad del

convertidor. Si el diseño tuviera como objetivo lograr un MTBF de 10 años, (aprox. 87,600

horas), se requeriría una tasa de fallo global menor a 9.55 fallas/106 horas. Dado que el transistor

es el dispositivo con mayor aportación a la tasa de fallo global, el diseño se deberá enfocar a

mejorar la confiabilidad en ese dispositivo.

Capítulo 4

85

Tomando en cuenta las tendencias descritas en las figuras 4.4-4.8, se plantea la optimización del

MTBF mediante ajuste de algunos factores. La optimización se realiza basándose en tres

enfoques:

a) El derating en corriente del transistor: Irms/Inom .

b) El empleo de encapsulados más robustos del transistor: πQ.

c) La optimización del disipador del transistor θsa.

En la Tabla 4.6 se muestra el efecto de la variación de dichos factores sobre el MTBF. Se

seleccionaron los siguientes parámetros para el diseño final (combinación 7 de la tabla 4.2): PO =

500W, fS = 50 kHz, Vin = 48 V, Vca = 220 V, Ta=55 ºC. El diseño incluye un capacitor con un

voltaje de operación de 680V.

TABLA 4.6 OPTIMIZACIÓN DEL MTBF

MTBF

λC (fallas/106 Hrs.)

Diseño sin optimización 51,300 19.49

Diseño optimizando individualmente:

a) Irms/Inom=0.367 54,500 18.37

b) πQ=5.58 74,500 13.41

c) θsa=1.19 61,100 16.36

Diseño optimizando simultáneamente 128,000 7.76

7 SPP16N50C3 con Ron=0.28 Ω y manejo de hasta 16 Amp. 8 Encapsulado comercial TO-220 9 Modelo de disipador #1205 de Seradhe

Capítulo 4

86

Se puede apreciar que sólo con el efecto conjunto de Irms/Inom, πQ y θsa, es posible obtener un

MTBF >87,600 horas. Las optimizaciones individuales no logran un valor del MTBF mayor al

deseado.

La Fig. 4.9 muestra el comportamiento del MTBF ante variaciones de temperatura, incluyendo

el caso del MTBF optimizado. La estimación del MTBF de la Tabla 4.6 se realizó suponiendo

una Ta = 55 ºC; sin embargo, esta suposición puede verse afectada por condiciones externas como

la ubicación geográfica, o la misma construcción del sistema (gabinete, tablero, cuarto de control,

etc.). Con los valores obtenidos en la optimización se tiene un margen de hasta 80 ºC, en el cual

aún se obtiene un MTBF > 87,600 horas.

Fig. 4.9 MTBF vs Temperatura

Es esencial aclarar que en este ejemplo se asumió que los parámetros A, B, C y D tienen

grados de libertad. Esto podría no ser posible en muchos casos. Por ejemplo, el voltaje de salida

podría ser una especificación de diseño. También debe tomarse en cuenta que los parámetros que

no se pueden controlar (v.g.: el clima), no deben incluirse en el DOE

Capítulo 4

87

4.4.3 Comentarios a la metodología de optimización del MTBF

De acuerdo al objetivo general de este trabajo de investigación, se presenta una metodología

que permite maximizar la confiabilidad en un sistema fotovoltaico. Como se mencionó

anteriormente, la metodología puede aplicarse a cualquier tipo de convertidor electrónico de

potencia, pero es requisito indispensable poder estimar los esfuerzos y pérdidas en los

componentes.

La estrategia se basa, en esencia, en la técnica de diseño de experimentos. El proceso

involucra realizar repetidas veces el diseño del inversor, una vez para cada especificación, y

calcular la confiabilidad alcanzada con cada diseño. La técnica del diseño de experimentos

permite establecer las especificaciones de una manera sistemática, de tal manera que es posible

identificar los factores de mayor impacto en la confiabilidad.

El proceso de optimización involucra la modificación de los factores de esfuerzos (π), de una

manera reflexiva. En primera instancia, la técnica pareciera ser inconveniente debido al intenso

proceso de cálculo; sin embargo, la dificultad se simplifica con el empleo de poderosas

herramientas computacionales. Así pues, la técnica cobra sentido cuando el objetivo es un diseño

confiable y robusto, y el ciclo de diseño debe reducirse. La metodología se ejemplificó con un

inversor elevador, en el cual se desea obtener un valor del MTBF de 10 años.

Capítulo 4

88

4.5 Bibliografía del capítulo

[1] R.H. Bonn, “Developing a next generation PV inverter”, Proc. IEEE Photovoltaic Specialists Conference, 2002, Page(s):1352-1355.

[2] S. González, C. Beauchamp, W. Bower, J. Ginn, M. Ralph, “PV Inverter Testing, Modeling, and New Initiatives”, Proc. NCPV and Solar Program Review Meeting, 2003, Page(s):537-540

[3] C.R. Hicks,: “Fundamental Concepts in the Design of Experiments” Holt, Rinehart and Winston, Inc, New York, 1982

[4] Cochran y Cox. Diseños experimentales. México: Trillas. 1974.

[5] Martínez-Garza, A. Diseños experimentales: métodos y elementos de teoría. México: Trillas 1988.

[6] Ishikawa, Karou, Guide to qualite control, Asian Productivity Organization, Tokio, 1982 [7] J. Wesley Barnes, “Statistical Analysis for Engineers and Scientists: A computer-based

approach”. Mc Graw Hill. 1994.

[8] [online] Available: http://quanterion.com/Products/QuART/index.asp

[9] Abramowitz, Milton & Stegun, Irene A., Handbook of Mathematical Functions with Formulas, Graphs, and Mathematical Tables, New York: Dover, 1965.

[10] R. O. Cáceres, I. Barbi, “A boost dc-ac converter: analysis, design, and experimentation”, IEEE Trans. on Power Electronics, vol. 14, Page(s):134–141, January 1999

[11] F. Chan, H. Calleja, E. Martinez, “Grid Connected PV Systems: A Reliability-Based Comparison”; Procc IEEE International Symposium on Industrial Electronics, 2006 Page(s):1583 – 1588

[12] [online] Available: www.uv.es/conesa/material/Tablas/F.pdf

[13] D. Hirschmann D. Tissen S. Schroder, R. De Doncker, “Reliability Prediction for inverters in hybrid electrical vehicles”. Proc. IEEE Power Electronics Specialists Conference, 2006, Page(s): 1-6

[14] M. Aten, G. Towers, C. Whitley, P.W. Wheeler, J. C. Clare, and K.J. Bradley. “Reliability comparison of a Matrix and others converter topologies”, IEEE Trans. on aerospace and electronic systems Vol. 42, no. 3 July 2006, Page(s):867 – 875

[15] N. Borodin, E. Vasilevich, “The reliability evaluation of frequency converter”, Proc. IEEE International Siberians workshop and tutorials EDM 2005, Page(s) 338-341.

[16] Seradhe, electromechanical supplier, “Disipadores de calor” [online] Available: www.seradhe.com

Conclusiones

89

CCoonncclluussiioonneess

Al inicio del trabajo de tesis se encontraron muy pocas referencias que abordaran la

estimación de confiabilidad. La mayoría formulaba mejoras a la confiabilidad de algún esquema

de potencia, basándose en afirmaciones obsoletas o muy generales. Recientemente han surgido ya

algunas referencias en las cuales se plasma la estimación de confiabilidad; sin embargo, estas

propuestas están encaminadas exclusivamente a la predicción, y no a la optimización de la

confiabilidad.

Como resultado del estudio del estado del arte realizado, se identificó un área en la que podría

realizarse una aportación importante. El creciente interés mundial por la confiabilidad de los

convertidores de potencia en los sistemas fotovoltaicos (esto conlleva el acceso a datos), aunado a

las herramientas de software modernas, permitiría llevar a cabo extensos análisis de la

confiabilidad de dichos convertidores, base importante para el desarrollo de una metodología que

permitiera mejorar la confiabilidad de los sistemas fotovoltaicos.

De acuerdo al objetivo general que se planteó para este trabajo de investigación, se presenta

una metodología que maximiza la confiabilidad en un sistema fotovoltaico. Como se mencionó

anteriormente, la metodología puede aplicarse a cualquier tipo de convertidor, pero es requisito

indispensable estimar los esfuerzos y pérdidas en los componentes.

La estrategia se basa, en esencia, en la técnica de diseño de experimentos. El proceso

involucra diseñar el inversor repetidas veces, cada vez con especificaciones diferentes, y calcular

la confiabilidad alcanzada con cada diseño. La técnica del diseño de experimentos permite

establecer las especificaciones de una manera sistemática, de tal manera que es posible identificar

los parámetros de mayor impacto en la confiabilidad. El proceso de optimización involucra la

modificación de los factores de esfuerzos (π), de una manera reflexiva.

Conclusiones

90

La estrategia descrita ayuda a identificar la combinación de parámetros de diseño que

proporcionan el mayor MTBF. Cabe señalar que la ecuación de predicción no proporciona una

estimación real del tiempo de vida útil. De hecho, dicha ecuación representa la magnitud del

impacto que cada parámetro de diseño tiene sobre el MTBF. Los coeficientes de la ecuación

(4.15) se asemejan a los factores de sensibilidad empleados en otras aplicaciones, tales como el

diseño de filtros analógicos. El análisis de sensibilidad requiere expresiones matemáticas

(ecuaciones diferenciales) que relacionen la causa-efecto. En muchos casos dicha interrelación no

está disponible y es mucho más fácil aplicar el método descrito en este documento.

En primera instancia, la técnica pareciera ser inconveniente debido al intenso proceso de

cálculo. Sin embargo, la dificultad se simplifica con el empleo de poderosas herramientas

computacionales. Así pues, la técnica cobra sentido cuando el objetivo es un diseño confiable y

robusto, y el ciclo de diseño debe reducirse. La metodología se ejemplificó con un inversor

elevador con un valor del MTBF de 10 años.

En el ejemplo de diseño, se asumió que el intervalo de potencia Po, la frecuencia de

conmutación fs, el voltaje del arreglo de celdas Vin y el voltaje de la red Vca, tiene libertad de

variación (dentro de los límites especificados en la tabla 4.1). Esto puede no ser posible en

muchos casos. Por ejemplo, el voltaje de salida podría ser una especificación fija de diseño y, por

lo tanto, no debería incluirse en el análisis del DOE. Como regla, sólo los parámetros que puedan

ser controlados deberán incluirse en el DOE (v.g.: el clima es un parámetro no controlable).

También es importante aclarar que, aunque en el ejemplo sólo se incluyeron los parámetros Po,

fs, Vin y Vca, se pueden incluir otros parámetros de diseño como el tipo de transistor (MOSFET ó

IGBT), tipo de disipación (convección natural o convección forzada), tipo de modulación (PWM

o SPWM), etc.

Cuando se diseña un sistema, pocas veces se conoce con antelación la temperatura de

operación de cada componente. Por lo tanto, es importante que los modelos de predicción de la

confiabilidad sean flexibles en la manera en que se calcula la temperatura de unión. El software

seleccionado soporta los diversos métodos de cálculo de temperatura. Basándose en la

información disponible, el análisis de confiabilidad deberá seleccionar el mejor método acorde

con la aplicación.

Conclusiones

91

Se asumieron algunas simplificaciones; tal es el caso de la temperatura ambiente, la cual se

consideró constante durante los cálculos. Aunque en la práctica este valor está sujeto a otros

factores (v.g. ubicación geográfica), se consideró una valor máximo de temperatura por arriba del

valor característico (55 ºC en vez de 30 ºC), permitiendo cierta tolerancia a los cálculos. Si se

determina la temperatura ambiente máxima, se puede calcular la resistencia térmica del disipador

(el procedimiento se describe en la sección 3.2.3). Dado que en este caso el factor con mayor

impacto en la confiabilidad del transistor es el relacionado a la temperatura πT, la reducción de

este factor es posible mediante la optimización del disipador y la consiguiente reducción de las

pérdidas de conducción.

Pueden destacarse las siguientes aportaciones del presente trabajo de investigación:

• El desarrollo de una metodología que permite optimizar la confiabilidad

de los convertidores de potencia dentro de dos perspectivas: los factores

externos (contexto de diseño) y los factores internos (contexto de

operación).

• La obtención de modelos de predicción para los factores externos (diseño

factorial), con los cuales se obtiene una visualización global de la mejora

posible de la confiabilidad.

• La identificación del MOSFET como principal elemento de falla en los

inversores fotovoltaico contrario a lo tradicionalmente considerado (el

capacitor electrolítico).

• La identificación de los factores críticos en los dispositivos (modelo de

Eyring) y su optimización

Conclusiones

92

Trabajos futuros

Este trabajo puede servir como base para futuras investigaciones en el tema. Dentro de estas

posibilidades se podrían considerar:

1. Comparación con recientes metodologías

El procedimiento MIL-HDBK-217F, ampliamente aceptado en la industria militar y

aeroespacial, se seleccionó para el cálculo de la confiabilidad principalmente por la amplia gama

de recursos de cómputo disponibles para esta metodología. Recientemente, han surgido algunos

procedimientos de predicción de la confiabilidad (IEC 62380/TR) que podrían sustituir a este

método al incluir una mayor gama de modelos de componentes electrónicos. Sería interesante

como un trabajo futuro comparar ambas metodologías de estimación de confiabilidad.

2. Desarrollo de etapa experimental.

Para este trabajo de investigación no se consideró el desarrollo de etapa experimental alguna.

Sin embargo, la implementación de algunos prototipos podría ayudar a la corroboración de los

resultados teóricos. Dentro de estos experimentos se debe considerar la implementación de

algunos prototipos en los cuales sea factible la medición de temperatura (incluyendo la variación

del disipador), la optimización de pérdidas (se podría evaluar el sobre-dimensionamiento del

transistor y su efectos en la temperatura) y también se podría implementar sobre un inversor

diversas técnicas de conmutación que permitieran determinar el impacto sobre la confiabilidad.

3. Análisis de la etapa de control.

Como se mencionó, el análisis se centró en la etapa de potencia; y no se incluyó el análisis de

la etapa de control ni periféricos; por ello, es interesante explorar el comportamiento de la etapa

de control (diversos esquemas) y su influencia en la confiabilidad.

Conclusiones

93

Logros

A la fecha, se han publicado los siguientes artículos en congresos:

1. “Reliability-oriented assessment of a DC/DC converter for photovoltaic applications”,

Proc. IEEE Power Electronics Specialist Conference, PESC07

2. “Reliability: a new approach in design of inverters for PV systems” Proc. IEEE Power

Electronics Congress, CIEP06

3. “Grid connected PV systems: a reliability-based comparison” Proc. IEEE International

Symposium on Industrial Electronics - ISIE 2006

También se han publicado los siguientes artículos en revistas

1. "Design strategy to optimize the reliability of grid-connected PV systems". IEEE Trans.

on Industrial Electronics. Vol. 56, 2009,

2. “Reliability analysis of the power-electronics stages in grid-connected PV systems”.

Científica, The Mexican Journal of Electromechanical Engineering. Vol 12, Nº 3 pp.

149-155, 2008

Anexos

94

APÉNDICE A

LINEAMIENTOS PARA LA SELECCIÓN DE TOPOLOGÍAS

Para la correcta selección de topologías es importante tomar en cuenta los aspectos que

permitirán incrementar la confiabilidad:

• La confiabilidad se reduce a medida que se incrementa el número de componentes, por lo

que se sugiere emplear esquemas de poca complejidad.

• El empleo de etapas en paralelo aumenta la confiabilidad; sin embargo, el aumento

excesivo de componentes puede resultar contraproducente [1].

• La confiabilidad se reduce a medida que se aumenta la frecuencia de conmutación.

• La confiabilidad se reduce a medida que aumenta la potencia de salida; el empleo de

esquemas modulares pudiera resolver esta tendencia.

• La confiabilidad se reduce bajo condiciones de bajo voltaje de entrada en los

convertidores CD/CD. Se sugiere emplear arreglos de las celdas adecuados.

• En algunos convertidores CD/CD el capacitor electrolítico es el dispositivo con mayor

aportación en la tasa de fallo [2]. La sustitución por capacitores de película reduce la tasa de

fallo.

• En la mayoría de los convertidores CD/CA, los interruptores (MOSFET o IGBT) son los

dispositivos con mayor aportación a la tasa de fallo [1], [3], [4]. Se sugiere el empleo de

esquemas con pocos elementos de conmutación.

• En algunos convertidores CA/CA se han reportado al IGBT y sus accionadores (drivers)

como los dispositivos de mayor aportación a la tasa de fallo [5], [6].

Anexos

95

APÉNDICE B

LINEAMIENTOS PARA LA SELECCIÓN DE LOS COMPONENTES

Capacitores

Pueden usarse capacitores electrolíticos de aluminio, electrolíticos de tantalio y cerámicos

como filtros de entrada en los convertidores de potencia. Todos ellos tienen ventajas y

desventajas, y su uso incorrecto puede degradar la confiabilidad.

• Los capacitores electrolíticos pueden tener valores elevados de capacitancia, alto voltaje

de operación y bajo costo. Sin embargo, este componente presenta una vida útil limitada por

las altas temperaturas. El incremento en la temperatura causa que se evapore el electrolítico, lo

que conlleva la reducción de la capacitancia y el incremento de la resistencia serie efectiva

(ESR). Dado que las pérdidas en un capacitor dependen de la corriente de rizo y la ESR, para

lograr un funcionamiento confiable es importante mantener la corriente de rizo por debajo del

valor máximo permitido, y el valor de la ESR lo más bajo posible.

• Las altas temperaturas reducen drásticamente la vida útil de un capacitor electrolítico de

aluminio. El capacitor podría fallar catastróficamente (apertura repentina) o paramétricamente

(capacitancia demasiado pequeña, ESR demasiado alta o corriente parásita intensa). Para

mantener los capacitores electrolíticos a baja temperatura, es necesario mantenerlos alejados

de la fuentes de calor.

• La calidad y rendimiento de los capacitores electrolíticos de aluminio varían

significativamente entre fabricantes. La parte más crítica es el tipo de electrolítico usado. A la

fecha, el electrolítico que ofrece la mejor estabilidad de la ESR es el BL:EG (Butyrolactone

Ethylene). Cornell Dubilier y Evox Rifa ofrecen capacitores electrolíticos de alta

confiabilidad [7], [8].

Anexos

96

• Otra opción para el filtro de entrada es el capacitor electrolítico de tantalio. El tantalio

presenta un mejor comportamiento a altas frecuencias que el aluminio, pero tiene un mayor

costo; además, está limitado a unos 100 voltios y algunos cientos de microfaradios.

• Los capacitores de tantalio no soportan corrientes altas, por lo que se debe limitarse la

corriente con un resistor externo. En convertidores CD/CD se presentan esfuerzos

significativos sobre los capacitores de tantalio, produciendo una tasa de fallo mayor. Para

aplicaciones de baja impedancia es recomendable un derating del 50% en el voltaje del

capacitor de tantalio.

• Los capacitores de tantalio no deben operarse en modo inverso. La corriente inversa causa

pérdidas, con el consiguiente incremento de temperatura.

• No emplear capacitores de tantalio con cubierta de plata. Este tipo de capacitor de tantalio

húmedo de bajo costo ha sido siempre muy problemático.

• En la actualidad, muchos convertidores de potencia utilizan capacitores de cerámica para

el filtrado de entrada. Los capacitores de cerámica se ofrecen en tamaño reducido, con baja

ESR y alta capacidad de corriente. Sin embargo, el uso de capacitores de cerámica en los

filtros de entrada ha causado muchos problemas de confiabilidad en la industria de los

convertidores (principalmente en los de tipo CD/CD).

• La ruptura de los capacitores integrados cerámicos multicapa (MLCC) representa un gran

problema de confiabilidad. La ruptura puede deberse a un choque térmico durante el proceso

de manufactura, a esfuerzos mecánicos o a una excesiva flexibilidad del circuito impreso. El

modo de fallo es la formación de microfracturas en la cerámica, que se propagan hacia el

borde más cercano del encapsulado pudiendo causar una falla de corto circuito. TDK y

MURATA ofrecen capacitores MLCC en los que se ha minimizado esta falla [9].

• En un convertidor de potencia, los transitorios en el voltaje de entrada pueden exceder

fácilmente el doble del valor de régimen permanente. Para tener un funcionamiento confiable

serán necesarios un derating adecuado y un diseño apropiado del circuito de amortiguamiento

(snubber) para transitorios.

Anexos

97

• Los componentes de la etapa de control son sensibles a las altas temperaturas y, en el

caso de los convertidores CD/CD, representan una aportación considerable a la tasa de fallo

por la gran cantidad de componentes que la conforman. La etapa de control debe mantenerse

lejos de fuentes de calor.

Transistores MOSFET

Por mucho tiempo la eficiencia ha sido el principal enfoque del diseño. Las pérdidas totales en

el MOSFET de potencia incluyen a las estáticas y las dinámicas. Las pérdidas estáticas se deben a

la resistencia RDS cuando el MOSFET está completamente activado. Las pérdidas dinámicas

incluyen a las pérdidas por conmutación y a las pérdidas de compuerta. Para seleccionar un

MOSFET adecuado para una aplicación específica, el diseñador deberá entender cómo las

pérdidas dependen de la frecuencia de conmutación, la corriente, el ciclo de trabajo y los tiempos

de conmutación.

• Para MOSFET operando como interruptor, las pérdidas por conmutación son el factor

dominante y las pérdidas por conducción pasan a segundo plano. Las pérdidas dinámicas son

proporcionales a la frecuencia de conmutación, por lo que, para mantenerlas reducidas, el

MOSFET deberá tener una capacitancia de compuerta lo suficientemente baja.

• Para MOSFET operando como rectificador síncrono, las pérdidas por conducción son el

factor dominante y la carga de compuerta pasa a segundo plano. Por lo tanto, el MOSFET

deberá tener una RDS lo suficientemente baja. Deberá tomarse en cuenta que el valor de RDS

es fuertemente dependiente de la temperatura de unión; razón por la cual el coeficiente de

temperatura de RDS deberá incluirse en el cálculo de pérdidas.

• En los rectificadores síncronos el MOSFET opera a alta temperatura. Es esencial

mantener la temperatura de unión lo más alejado posible de su valor máximo. El empleo de

nuevos encapsulados con resistencia térmica reducida (LFPak, I2PAK, DirectFET) ayuda en

el diseño térmico

• El MOSFET puede fallar debido a la carrera térmica. Un MOSFET puede producir el

calor suficiente que haga que la RDS y las pérdidas aumenten, excediéndose eventualmente la

temperatura máxima permitida.

Anexos

98

• El área segura de operación SOA (Safe Operating Area) de un MOSFET se degrada con

el tiempo [10]. En ocasiones, y dependiendo de los esfuerzos en el dispositivo, podría

degradarse hasta un 50% del valor inicialmente establecido por el fabricante. Para asegurar

una confiabilidad a largo plazo puede emplearse un derating del 50% para tomar en cuenta el

proceso del envejecimiento.

• El MOSFET puede fallar ante condiciones de voltaje de entrada reducido, debido a los

esfuerzos transitorios que pudieran exceder la SOA durante el tiempo de apagado y encendido.

Se ha reportado [11] que el diodo intrínseco del MOSFET, durante la recuperación inversa,

tiene asociado un alto valor de dv/dt. Este fenómeno se refleja en pérdidas excesivas, lo que

incrementa el estrés en el MOSFET. Aunque la corriente directa sea muy pequeña, puede

producirse la destrucción del dispositivo debido a una corriente inversa excesiva.

Otros Dispositivos

• No emplear diodos Schottky a más del 75% de su voltaje inverso nominal, con

temperatura de unión cercana a los 110 ºC. Los diodos Schottky pueden tener corrientes

parásitas muy intensas a temperaturas altas y con voltaje inverso aplicado muy cercano al

valor nominal..

• No usar diodos en paralelo. Cuando un diodo se calienta, su voltaje de conducción se

reduce. Si uno de los diodos en paralelo conduce más corriente, su voltaje se reduce y esto

produce, a su vez, una mayor conducción de corriente. El efecto final es la falla del diodo.

• No usar capacitores en serie que pudieran formar un divisor de voltaje reactivo. Si uno de

los capacitores es menor, éste podría cargarse con un porcentaje mayor de voltaje que el otro.

El resultado podría ser una falla prematura.

Existen una variedad de factores que pueden causar la fractura en un capacitor de cerámica. Se

deben emplear capacitores pequeños, cuyo dieléctrico presente alta resistencia a las fracturas. No

conviene colocar los capacitores cerámicos cerca del borde del circuito impreso o cerca de

agujeros.

Anexos

99

BIBLIOGRAFÍA DE ANEXOS

[1] G. Chen, R. Burgos, Z. Liang et al “Reliability Oriented design considerations for high power

converter modules” Proceedings of the 35th Power Electronics Specialists Conference, Aachen,

Germany, 2004

[2] Xijin Tian, “Design for Reliability and implementation on power converters”, Reliability and

Maintainability Symposium, 2005. Proceedings Annual Jan. 24-27, 2005 Page(s):89 – 95

[3] D. Hirschmann D. Tissen S. Schroder, R. De Doncker, “Reliability Prediction for inverters in

hybrid electrical vehicles”. Proc. IEEE Power Electronics Specialists Conference, 2006, pp. 1-6

[4] F. Chan, H. Calleja, E. Martinez, “Grid Connected PV Systems: A Reliability-Based

Comparison”; Procc IEEE International Symposium on Industrial Electronics, 2006

Page(s):1583 – 1588

[5] P.W. Wheeler, J. C. Clare, K.J. Bradley, M. Aten, C. Whitley and G. Towers; “A comparison

of the reliability of a Matrix converter and a controller rectifier-inverter”;, Proc. EPE 2005.

[6] N. Borodin, E. Vasilevich,“The reliability evaluation of frequency converter”, Proc. IEEE

International Siberians workshop and tutorials EDM 2005, pp 338-341.

[7] Sam G. Parler, Jr., P.E. “Reliability of CDE Aluminum Electrolytic Capacitors”. Cornell

Dubilier; [online] Available: www.cde.com/tech

[8] Life-Limiting Factors in Electrolytic Capacitors (and how to improve them); Evox Rifa

Passive Components; [online] Available: www.evox-rifa.com

[9] Common cracking modes in surface mount Multilayer Ceramic Capacitor. TDK MLCC

application notes. [online] Available: www.component.tdk.com

[10] K. Shenai; “Made to order power electronics”, IEEE Spectrum, July 2000, pp. 50-55

[11]K. Shenai, P. Singh, S. Rao; “Power Supply Design for Performance and Reliability”;

Proceedings of the 2000 National Aerospace and Electronics Conference. 2000. pp. 524-531